MICROPROCESSOR FORUM 2001開幕速報

AMDの“Hammer”、Transmetaの“TM6000”など注目の技術を各社が公開

会場:Fairmont Hotel(カリフォルニア州サンノゼ)
会期:10月15日~19日(現地時間)



 マイクロプロセッサ関連のカンファレンスとして、各CPUメーカーが新技術、新製品などの概要を発表する場として名高いMICROPROCESSOR FORUMが、今年もサンノゼ市内のホテルで10月15日から19日(現地時間)までの予定で開催されている。

 初日となる本日は、午前中にマイクロプロセッサ関連の業界紙として有名なMICROPROCESSOR REPORT誌のアナリストによるセミナー、午後にはカンファレンスが行なわれ、PC用マイクロプロセッサメーカーによる新技術の発表が行なわれた。そこでは、IntelによるHyper-Threading TechnologyとBaniasに関する講演、AMDによるHammerの詳細、TransmetaによるTM6000、VIA/Centaur TechnologyによるC5X、CZAなどに関する発表が行なわれ、今後のPC用マイクロプロセッサの将来を占う上で非常に重要なイベントとなっている。

 本レポートでは、各ベンダーの発表の概要を速報としてお届けする。


●「ユーザーの体感をあげていくことが大事」とIntelのラトナー氏

Intel Labsのフェロー兼マイクロプロセッサ・リサーチ・ラボディレクターのジャスティン・ラトナー氏
 基調講演に登場したのはIntel Labsのフェロー兼マイクロプロセッサ・リサーチ・ラボディレクターのジャスティン・ラトナー氏。ラトナー氏は「これまでは何よりもクロックが重視されてきた。しかし現在では、消費電力、接続性などといったCPUを評価する要素はいくつもあり、クロックとともにこれらも重要なポイントになりつつある。こうした点を考慮しつつ、ユーザーの体感をあげていくことが何よりも大事だ」と述べ、単にクロックをあげるだけでなく、消費電力や信頼性などを考慮に入れつつCPUを設計すべきだと強調した。

 その中で、「すでに現在のCPUは消費電力がかなり大きくなっている。今後は消費電力をあまり上げることなく、CPUの処理能力を上げることができるHyper-Threading Technologyのようなアプローチが有効だ」と述べ、今後はスレッドレベルの並列実行を行なっていくことがトレンドになるだろうと指摘した。

Intelフェローのグレン・ヒントン氏 Hyper-Threading Technologyの効果を計測したベンチマーク結果

 引き続き、Pentium 4のマイクロアーキテクチャであるNetBurstマイクロアーキテクチャの開発チームの一人であるIntelフェローのグレン・ヒントン氏がHyper-Threading Technologyに関する説明を行なった。

 Hyper-Threading TechnologyはIntel Developer Forum Conference Fall '01ですでに公開されている、CPUを仮想的にマルチプロセッサに見せかける技術で、2002年の前半にリリースされるXeon MPプロセッサで導入されることが明らかにされている。

 基本的に公開された内容は、IDFで明らかにされたことの延長線上にあることだが、今回のプレゼンテーションでは、実際のアプリケーションを利用したベンチマーク結果が公開された。それによれば、Xeon MP 1.6GHz(L3キャッシュ:1MB)において、Hyper-Threading Technologyを有効にすると、無効にした場合に比べてLinuxのビルドで1.18倍、Windows 2000 ServerのActive Directryの処理が1.18倍、マイクロソフトのSQL Serverで1.22倍、Exchange Serverで1.22倍、IIS(Internet Information Service)で1.30倍というスコアがすでに出ているという。

 なお、明日にはXeon MPのバリエーションの1つとしてNocomaというコードネームのCPUコアを発表する予定となっており、こちらも併せて注目を集めている。


●PC2700をサポートするDRAMコントローラを内蔵したHammer

AMD副社長兼コンピュテーションプロダクトグループCTOのフレッド・ウェバー氏
 AMD副社長兼コンピュテーションプロダクトグループCTOのフレッド・ウェバー氏は、コードネームHammerで呼ばれる、次世代CPUの詳細を明らかにした。ウェバー氏が明らかにしたのは、Hammerのマイクロアーキテクチャで、主な仕様は以下のようになっている。

【Hammerの主な仕様】
L1キャッシュ128KB(命令64KB+データ64KB、ECC対応)
L2キャッシュモデルにより可変(ECC対応)
DRAMメモリコントローラ8/16バイトインターフェイス、最大8DIMMスロット、Chipkill ECC対応、Unbuffered/Registered、200/266/333MHz(PC1600/PC2100/PC2700)対応
HyperTransportインターフェイス3

 最も大きな特徴は、CPUにDRAMインターフェイスが統合されていることと、システムバスにHyperTransportが採用されていることなどがあげられる。HyperTransportは3ポート用意されており、CPU同士の接続、I/Oチップの接続などに利用される。

 ウェバー氏によれば「IPC(Instruction Per Clock、1クロックに実行できる命令数)とクロックでバランスがとれ、高性能が発揮できる製品となっている」とのことで、基本的には従来のAthlonと同じように、クロックを高めていくというよりは、IPCとクロックの両方をあげていき、トータルのパフォーマンスをあげていくというアプローチがとられているようだ。このため、Hammerになったとしても、Pentium 4にクロック周波数では勝てない可能性が高く、引き続きモデルナンバーのような取り組みを続けていく可能性が高いと考えていいだろう。

Hammerのアーキテクチャ。Decoderが合計で9個とAthlonに比べて増えている Hammerのパイプライン構成。合計で12ステージとなっている

●Transmetaはサウスブリッジの機能を統合したTM6000を発表

Transmetaの創設者で現CTOのデビット・ディッツエル氏
 続いて、壇上に立ったのはTransmetaの創設者で現CTOのデビット・ディッツエル氏。ディッツエル氏は、次世代CrusoeのTM6000の概要を明らかにした。

 TM6000は、従来別チップとしてALiなどから供給されていたサウスブリッジや、ビデオチップ(ただし2Dのみ)をCPUに統合したチップで、1チップでPCを構成することができる。これにより、TM5800、サウスブリッジ、ビデオチップにより構成されているシステムに比べて44%も消費電力を削減することができるという。

 ディッツエル氏はこのTM6000のメインターゲットとして新しいSFF(Small Form Factor、省スペース)のモバイルPC、高密度サーバー、x86の組み込みシステムなどをあげており、2002年に1GHzのクロックで出荷する予定であると述べた。

Crusoeのロードマップ。2002年には256bit VLIW命令をサポートする上位バージョンと、TM6000の2つに分かれる TM6000を利用したシステム構成図

●VIA/Centaur TechnologyはC5X、C5XLの詳細や次世代CZAの構想を明らかに

Centaur Technologyの創始者で社長のグレン・ヘンリー氏
 最後に登場したのはVIA Technologiesの子会社でCPUの開発を行なっているCentaur Technology。創始者で社長のグレン・ヘンリー氏は、同社の最新ロードマップについての講演を行なった。

 それによれば、VIA/Centaurは既にVIAのコードネームでEzra、CentaurのコードネームでC5Cというゲート長が0.13μmの製造プロセスルール(実際にジオメトリは0.15μmであるので、0.15/0.13μmハイブリッドなどと呼ばれるプロセス)のCPUをC3プロセッサとして投入している。今後、C5Cの改良版としてVIAのコードネームでEzra-T、CentaurのコードネームでC5M/C5Nと呼ばれるC3の改良版を投入する。

 現行のEzra(C5C)では、クロックグレードは1GHzまでが予定されているが、Ezra-T(C5M、C5N)では、銅配線、Low-K、Tualatinと同じ1.25VのAGTLのシステムバスなどに対応することにより1.2GHzまでのクロック向上が予定されているという。

 さらに、2002年にはC5X、C5XL、C5YLというC5Xシリーズが予定されているという。C5Xシリーズは昨年のMICROPROCESSOR FORUMで明らかになった次世代CPUコアで、VIAのコードネームではNehemiah(ニアマイ)と呼ばれているコアだ。ヘンリー氏によればC5Xのローコスト版としてC5XL、C5YLが用意されているという。Nehemiah/C5Xはダイサイズが78平方mmと、現在のC3の52平方mmに比べて大きくなっているため、よりコストパフォーマンスに優れたCPUとして機能を絞り、L2キャッシュの容量を制限したC5XL、C5YLというバージョンを用意するという。

近日中にリリースされる製品のロードマップ。Ezra-Tと呼ばれる製品にはC5MとC5Nの2つがあることがわかる C5Xマイクロアーキテクチャの製品には廉価版のC5XL、C5YLが用意されている

 なお、昨年のプレゼンテーションではCXと呼ばれていたC5Xマイクロアーキテクチャの次世代コアは、CZマイクロアーキテクチャと名前が変更され、CZAと呼ばれている。


□MICROPROCESSOR FORUMのホームページ(英文)
http://www.mdronline.com/mpf/

(2001年10月16日)

[Reported by 笠原一輝@ユービック・コンピューティング]

I
最新ニュース
【11月30日】
【11月29日】
【11月28日】

【Watch記事検索】


【PC Watchホームページ】


ウォッチ編集部内PC Watch担当 pc-watch-info@impress.co.jp

Copyright (c) 2001 impress corporation All rights reserved.