Avalancheが開発したSTT-MRAMセルアレイの断面を電子顕微鏡で観察した画像。左はワード線方向、右はビット線方向の断面。製造技術は40nmのCMOSプロセス。橙色に着色した部分がMTJ。ソース線(M1)のすぐ下にレイアウトしてある。TechInsightsがIMW 2023で発表した論文(論文番号1.2)から

Avalancheが開発したSTT-MRAMセルアレイの断面を電子顕微鏡で観察した画像。左はワード線方向、右はビット線方向の断面。製造技術は40nmのCMOSプロセス。橙色に着色した部分がMTJ。ソース線(M1)のすぐ下にレイアウトしてある。TechInsightsがIMW 2023で発表した論文(論文番号1.2)から