コンタクトのレイアウト。左図が従来のレイアウト。ゲート電極をアクティブ領域の外(上)に引き出して拡散層のコンタクトとの接触を避けていた。右図が開発したレイアウト。ゲートのコンタクトをアクティブ領域内のレイアウトしたもの。Intelが国際学会IEDM 2017で発表した論文から。なお調査会社のTechInsightsは、TSMCが同様の技術(COAG)を「10FFプロセス」のSRAMマクロに採用し、すでに量産しているとIEDM 2017のショートコースで述べていた

コンタクトのレイアウト。左図が従来のレイアウト。ゲート電極をアクティブ領域の外(上)に引き出して拡散層のコンタクトとの接触を避けていた。右図が開発したレイアウト。ゲートのコンタクトをアクティブ領域内のレイアウトしたもの。Intelが国際学会IEDM 2017で発表した論文から。なお調査会社のTechInsightsは、TSMCが同様の技術(COAG)を「10FFプロセス」のSRAMマクロに採用し、すでに量産しているとIEDM 2017のショートコースで述べていた