ダミーゲートのレイアウト。左図が従来のレイアウト。ロジックセルの境界近傍にダミーゲートを設けた。ロジックセル当たりのダミーゲートは2本である。右図が開発したレイアウト。ダミーゲートと境界を重ねている。ロジックセル当たりのダミーゲートが1本に減少した。Intelが2017年3月28日に開催した製造技術に関するイベント「Intel Technology and Manufacuring Day」で示した講演スライドから
