今回のイベントで、Intelはロジック用トランジスタ数(平方mm当たり)の定義を明らかにした。NANDセルを0.6、スキャンフリップフロップセルを0.4の割合でレイアウトしたロジック回路を仮定したもの。Mark Bohr氏が示したスライド

今回のイベントで、Intelはロジック用トランジスタ数(平方mm当たり)の定義を明らかにした。NANDセルを0.6、スキャンフリップフロップセルを0.4の割合でレイアウトしたロジック回路を仮定したもの。Mark Bohr氏が示したスライド