2014年のIntel Developer Forum(IDF 2014)でMark Bohr氏(当時の役職はシニアフェロー、ロジック技術開発部門)が14nmプロセスの技術概要を講演したスライドの一部。ロジック回路面積(ゲートピッチ×金属配線ピッチ)がこれまでのプロセスと同様、世代ごとに0.53倍に縮まったとしている
