福田昭のセミコン業界最前線
12月開催のIEDMに7nm世代のデバイス技術と4Gbitの磁気メモリが登場
2016年10月27日 06:00
半導体のデバイス技術に関する世界最大の国際学会「IEDM(International Electron Devices Meeting)」が12月3日～7日に米国カリフォルニア州サンフランシスコで開催される。このほど、技術講演の詳細なプログラムが公表された。
今年(2016年)のIEDM(IEDM 2016)は以下のようなスケジュールで進む。12月3日(土曜日)と12月4日(日曜日)は、プレイベントである技術セミナーが予定されている。3日の午後は90分の短いセミナー、4日は朝から夕方までの1日間をかけたセミナーである。
メインイベントである技術講演会は、12月5日(月曜日)～12月7日(水曜日)までの3日間にわたって開催される。ただし初日(5日)の午前は、3本の基調講演(いずれも招待講演)で構成されるプレナリセッションとなっている。テーマ別の技術講演セッションは、5日の午後から始まる。
時間帯によって技術講演の数を微妙に調整
今年のIEDMにおける技術講演プログラムをチェックすると、前年までとはかなり違った特徴があることに気付かされる。平行して同時開催されるセッションの数が、時間帯によってかなり違う。まず、初日(5日)の午後は、7本のセッションが平行して進む。翌日の6日は、午前が8本のセッションと多く、午後は6本のセッションと少なめになっている。最終日の7日は、午前が8本のセッションと多く、午後は4本のセッションとさらに少ない。
このセッション構成からは、参加者の行動形態をかなり意識していることが伺える。まず初日は参加者の多くが基調講演を聴講し、昼食休憩で旧知の研究者と再会し、午後のセッションを聴講する。そして夕方のレセプションに参加し、再び旧交を暖める。
2日目は午前に数多くのセッションが予定されており、参加者の大半が聴講に来場する。午後は相対的にセッションの数が少なく、参加者が興味を持つテーマが減る。言い換えると、午後は自由行動にしやすい。夜には2本のパネル討論会が予定されているが、興味がなければそのまま、旧交をさらに深められる。すなわち呑み会としやすい。
最終日も午前に数多くのセッションが予定されており、参加者の大半は聴講に来場する。午後はセッションの数が午前の半分となる。確率では、参加者が聴講したいテーマが減る。午前中で聴講を打ち切りやすい。そして帰宅あるいは帰社のために空港に向かったり、サンフランシスコを観光したり、あるいは家族のために土産物を購入したりといった時間を午後に割り当てやすくなる。
本当にこのような意図でプログラムを組んだのかどうかは分からないが、参加者の目的には大別すると、聴講による情報収集と、旧交を暖めることによる情報収集があり、なおかつ、3日間をフルに参加するとは限らない。極めて多忙な研究開発エンジニアは、参加期間をなるべく短くしたい。また米国の東海岸から参加しているエンジニアは、最終日の午後便で戻るのが時間的にギリギリ(時差があるので夕方以降に西海岸を出発すると、東海岸への到着は翌日早朝になってしまう)だという事情がある。
このような諸事情を勘案すると、今回のプログラムは「午前と午後のセッション数が常に同じ」というワンパターンの配分とは異なり、配慮あるいは意図が感じられる。
12月5日午後:7nm世代のCMOSロジック向けプラットフォーム
ここからは、技術講演セッションの注目講演を時間帯順に見ていこう。始めは5日(月曜日)午後のセッションである。セッション2からセッション8までの、7本の講演セッションが並行して進む。
始めに目を引くのは、7nmと極めて微細なCMOSロジックのプラットフォーム技術の講演だ。TSMCと、IBMグループから、それぞれ発表がある。TSMCの7nm CMOS技術はモバイルSoC(System on a Chip)向けで、FinFETを改良したもの(講演番号2.6)。リソグラフィにはArF液浸のマルチパターニングを使う。0.027平方μmと極めて小さなSRAMセルを実現した。256MbitのSRAMシリコンダイを試作し、最小電圧0.5Vで動かして見せる。
IBMグループ(IBM、GLOBALFOUNDRIES、Samsung)の7nm CMOS技術は、リソグラフィにEUV(Extreme Ultra-Violet)露光技術を導入した(講演番号2.7)。EUV露光とArF液浸のマルチパターニング露光の両方を組み合わせることで、コンタクト多結晶シリコンピッチ(CPP)を44nm/48nmに、金属配線ピッチを36nmに詰めて見せた。トランジスタは歪みシリコンFinFETの改良版である。歪みを緩和する厚めのバッファ層を導入することで、プレーナのCMOSに比べて駆動電流をnチャンネルMOSで11%、pチャンネルMOSで20%、それぞれ増やしたとする。
このほか、シリコンベースの高周波トランジスタで、電流利得しゃ断周波数(fT)が505GHz、最大発振周波数(fmax)が720GHzと過去最高を記録した技術開発の講演が興味深い。ドイツの研究機関IHP(Innovations for High Performance Microelectronics)が発表する(講演番号3.1)。シリコン(Si)とシリコンゲルマニウム(SiGe)のヘテロ接合バイポーラトランジスタ(HBT)で実現した。電源電圧は1.6Vである。開発したトランジスタでリング発振器を試作し、1.34psと短いゲート遅延時間を得た。
12月6日午前:強誘電体メモリを28nmと微細なHKMGロジックに埋め込む
6日の午前はセッション9からセッション16まで、8本と数多くの講演セッションが並行して進む。
この時間帯でもっとも興味深いのは、28nmのHKMG(高誘電率・金属ゲート)ロジックプロセスによって強誘電体不揮発性メモリをロジックに埋め込む技術の講演である。GLOBALFOUNDRIESらの研究開発グループ(ほかにNaMLab gGmbH/Ferroelectric Memory GmbH/Fraunhofer IPMS/RacyICs GmbH/TU Dresden)が開発した(講演番号11.5)。
強誘電体メモリ(FeRAM)のメモリセルは、ゲートスタックの絶縁膜に酸化ハフニウム系材料の強誘電体材料を使用した、1トランジスタだけの不揮発性メモリセルである。フラッシュメモリと同様の、不揮発性メモリセルとしてはもっとも高い密度を実現可能なタイプだ。64KbitのFeRAMを試作し、基本的な読み書き動作と、10万回の書き換え寿命、高温での良好なデータ保持特性を確認した。
この時間帯では、窒化ガリウム(GaN)系で、1.7kVと高い耐圧と1.0mΩ平方cmと低いオン抵抗を両立させたパワートランジスタの講演も目立つ。パナソニックが開発した(講演番号10.1)。次世代のパワートランジスタ用材料として開発が進んでいる材料には主に、炭化シリコン(SiC)と窒化ガリウム(GaN)がある。SiC系トランジスタに比べるとGaN系トランジスタは耐圧が低く、600V未満の領域で使われてきた。パナソニックの開発成果は、600V以上の領域にもGaN系トランジスタの応用範囲を広げられる可能性を示した。
12月6日午後:7ppbの二酸化窒素を検知する超高感度センサー
6日の午前と午後の間には、ランチを楽しみながら、トピックスに関する招待講演を聴講する「IEDM Luncheon(IEDMランチヨン)」が予定されている。今年は、イタリア工科大学のロベルト・シンゴラニ教授がヒューマノイドロボット技術の進展について講演する。
ランチヨン講演の後は、午後の技術講演セッションが始まる。セッション17からセッション22まで、6本の講演セッションが並行して進む。セッション数は午前に比べて減るが、面白そうな講演が少なくない。
CMOSロジックのプロセスでは10nm世代のFinFETプロセス向けに、「大気(エア)」を低誘電率絶縁層の一部とするトランジスタ技術をIBMとGLOBALFOUNDRIESが共同で発表する(講演番号17.1)。エアは比誘電率が1.00ともっとも低い材料であるものの、「支え」にならないことなどから、フロントエンドプロセスへの導入は困難であると考えられていた。IBMらの研究チームはFinFETを形成するフィンの頂上からさらに上の絶縁層に平坦な「エア・スペーサ層」を部分的に導入することで、寄生容量を減らした。
次世代の電子材料として注目を浴びているグラフェンの応用では、超高感度のガスセンサーを富士通研究所が開発した(講演番号18.2)。7ppbと非常にわずかな二酸化窒素(NO2)ガスを検知する。MOSFETのゲート電極にグラフェンを使うと、トランジスタの電気的特性がガスによって変化する性質を利用した。開発したFETセンサーはNO2ガスとアンモニア(NH3)ガスに感度があり、NO2ガスを検知するとドレイン電流が低下し、NH3ガスを検知するとドレイン電流が増加する。
なお6日の夜間には、恒例のパネル討論会が予定されている。討論テーマは2件あり、いずれも午後8時に始まる。1件はIoT(Internet of Things)に関するもので、ネット接続デバイスが500億個と膨大な数で存在する時代へ、半導体産業はどのように変化していくかを議論する。もう1件は人工知能に関するもので、脳を真似た学習と機械学習の課題と応用の可能性を議論する。
12月7日午前:4Gbitと超大容量の磁気メモリが登場
7日の午前はセッション25からセッション32まで、8本と数多くの講演セッションが並行して進む。
注目講演は何と言っても、東芝(厳密には東芝の韓国法人)とSK Hynixが共同開発した4Gbitと極めて大きな記憶容量のスピン注入型磁気メモリ(STT-MRAM)だろう(講演番号27.1)。2011年7月に両社がSTT-MRAMの共同開発で合意したと公表してから、およそ5年半。共同開発の成果が公表されるのは、多分、今回のIEDMが初めてとなる。
記憶素子である磁気トンネル接合(MTJ)は垂直磁気記録方式である。面内磁気記録方式に比べると製造は難しいものの、原理的にはもっとも高い記憶密度が得られる。試作したシリコンダイのメモリセル面積は設計ルール(Feature Size)を「F」とするとFの2乗の9倍(9F2)であり、過去に試作されたSTT-MRAMの中ではもっとも小さいセルである可能性が高い。
12月7日午後:高効率のオンチップ電源を実現するインダクタ技術
7日の午後はセッション33からセッション36まで、4本の講演セッションが並行して進む。
この時間帯は、台湾国立大学(Taiwan National University)とApplied Materialsが共同開発したキャリア移動度が高いGeSn(ゲルマニウム・スズ)量子井戸構造pチャンネルMOSFETの講演(講演番号33.1)、日立ヨーロッパと東京工業大学が共同開発したコヒーレント時間が長い半導体電荷量子ビット技術の講演(講演番号34.2)、TSMCが開発した高効率オンチップ電源向けの低抵抗インダクタ集積化技術の講演(講演番号35.2)などが要注目だ。
このほかにも、興味深い発表が少なくない。詳しくは12月の現地レポートなどで改めてご報告したいので、ご期待されたい。