後藤弘茂のWeekly海外ニュース

Intelに対抗してファウンダリ各社が3Dトランジスタを2014年前後に前倒し

Intelに対してじわじわと競争力を落として行くほかのチップベンダー

 Intelとほかの半導体メーカーのギャップが開きつつある。そのため、大手ファウンダリは、Intelとのトランジスタギャップを埋める逆転打に集中し始めた。「FinFET」タイプの3Dトランジスタの導入を1年前倒しする計画だ。この計画が成功すれば、Intel以外のチップベンダーが、Intelに対しての競争力を高めることができる。

 実は、このところのファウンダリの状況はかなりクリティカルで、ファウンダリに頼るメーカーは危機感を強めている。

 現状でも、AMDはじわじわとIntelに対する対抗力を削られつつある。AMDにはコントロールできない部分でAMDの力が弱められている。GPUは40nmプロセスに長い間足止めされたことで、進歩のペースが緩んでしまった。Intelに対して圧倒的に有利なARM系のモバイルSoC(System on a Chip)でも、プロセス技術面でIntelのリードが開いて行くと、先行きが分からない。もちろんゲーム機も同様で、28nm以降のノードをターゲットとしているソニーとMicrosoftも影響を受けている。

 過去数年、Intelはプロセス技術開発でリードを広げてきた。完全に順調というわけでは決してないが、おおむねスケジュール通りに新プロセスを導入し続けている。それに対して、ファウンダリはここ1〜2世代はもたつきが目立つ。

 AMDのCPUを製造するGLOBALFOUNDRIESを例に挙げると、従来はIntelから4四半期程度の遅れで同じプロセスノードのCPUを出荷していた。それが32nmでは1年半近い遅れとなっている。TSMCのGPU製品を見ると、40nmプロセスの製品から28nm製品まで2年半以上の期間が空いてしまっている。これは、TSMCが28nmからはローパワープロセスを優先したという事情もあるが、それでもギャップは開いている。TSMCもGLOBALFOUNDRIESも、以前は新プロセスの立ち上げを発表してから2四半期ほどで製品が市場に出ていたのに、今はもっと時間がかかるようになっている。

Intelのプロセスルール変遷
Intelが2011年に投入した22nmの3Dトランジスタ
Intelは22nm FinFETプロセスをおよそ2年で立ち上げ

 技術面でも周回遅れになっていて、Intelが45nmプロセスで導入したHKMG(High-K Metal Gate)技術を、ほかのベンダーは32〜28nmプロセスでようやく導入した。Intelはその間に2世代目のHKMGとなる32nmを立ち上げ、さらにFinFETの22nmも立ち上げた。FinFETについては、業界の流れは14nm前後からの導入であったので、これもIntelが1世代先んじた。

 このまま進むと、2014年には、ファウンダリ側は20nmのプレーナトランジスタプロセス、Intelは14nmの2世代目FinFETとなってしまう。ファウンダリ側には、再び立ち上げでもたつく企業が出てくるかも知れない。28nmプレーナ対14nm FinFETになってしまうと、不利は明白だ。

 もちろん、こうした状況はコンピューティングデバイスに大きな影響を与える。Intelのチップの方が、それ以外のメーカーのチップより、よりリーク電流(Leakage)が少なく、低電圧時の動作周波数が高いとなると、アーキテクチャ面でいくら工夫してもカバーしきれなくなる。

プレーナ型と3Dトライゲート型トランジスタの断面図
※PDF版はこちら

20nmのバックエンドを使うことでFinFETの導入を容易に

 これはまずい状況である判断したと見られるファウンダリ側は、ロードマップを今年(2012年)後半に変更した。現在のスケジュールでは、TSMCは16nm FinFETの「CLN16FF」を来年(2013年)末までに立ち上げる。GLOBALFOUNDRIESも14nm FinFETの「14nm-XM」を2014年頭頃までに立ち上げる。また、UMCもIBMからライセンスを受けた20nmのFinFETを立ち上げる。GLOBALFOUNDRIESはIBMを中心とするプロセス開発連合Common Platformの一員なので、Common Platformのほかのメーカー(Samsungなど)も同じパターンを採ると推測される。

Intelおよび主要ファンダリのプロセスロードマップ
※PDF版はこちら

 GLOBALFOUNDRIESとTSMCを見ると分かる通り、20nmプレーナプロセスから1年でFinFETを立ち上げるスケジュールとなっている。2年刻みのところを1年へと短縮しており、下のGLOBALFOUNDRIESのスライドでも、この“1年”という部分を強調している。 TSMCの方は、元のスケジュールは昨年(2011年)10月のARMの技術カンファレンス「ARM Techcon」時のスライドのように、2015年頭にFinFETのCLN14を立ち上げるというものだった。

GLOBALFOUNDRIESは20nmから1年で「14XM」を立ち上げる
2011年10月のARM Techcon時、TSMCは2015年にFinFETを立ち上げるとしていた
TSMCの最新ロードマップではFinFETの「CLN16FF」を2013年末へ前倒し

 FinFETを表明しているファウンダリ3社に共通するのは、バックエンドなどのプロセスは20nm世代と共通化を進めて、トランジスタをFinFETに切り替えるという部分のようだ。つまり、こちらも難度が高いフロントエンドのFinFET化だけに絞り込み、難度が増すバックエンドは2プロセス世代で共通化して開発労力を抑える。ノード名称が14nmや16nmであろうと、BEOL(Back End Of Line)については20nmとあまり変わらないプロセスになりそうだ。

GLOBALFOUNDRIESのBEOLは20nm

エリアスケーリングではなくパフォーマンス効率にフォーカス

 もちろん、それを14/16nmと呼んでいいのかという疑問は出てくる(UMCは20nmと呼んでいる)。そのためか、GLOBALFOUNDRIESは14nm-XMについて「14nmクラスのFinFET」という微妙な表現をARM Techconではしていた。SRAM密度などが公表されないと判断できないが、このFinFET世代は、エリアスケーリングよりFinFETによる電力削減とパフォーマンス向上にポイントを置いたプロセスなのは確かなようだ。

 それが端的に示されているのは下のARM TechnonでのTSMCのスライドだ。これはトリッキーなチャートで、一番左は40nmで汎用向けの40Gと28nmでパフォーマンスモバイル向けの28HPMを比較。次に左から2つ目は28HPMと20nmでモバイルにフォーカスした統合の20SoCを比較。3つ目は同じ28HPMとFinFETの16FFを比較、一番右は16FFと10nmの10FFを比較している。つまり、20SoCと16FFは、どちらも28HPMとの比較となっている。

 この図を正確に読み取ると、次のようになる。まず、見て分かる通りチップサイズ比は、28nm HPMから20nm SoCと、28nm HPMから16nm FFの両方が同じ63%となっている。つまり、20nmと16nmで同じトランジスタ数ならチップサイズは変わらない。エリアスケーリングの効果はない。

 しかし、スピードとパワーは、28nm HPMから20nm SoCであまり向上しないのに、20nm SoCから16nm FFでより改善される。スピードは28HPM→20SoCが15%アップで、計算すると20SoC→16FFが20%アップとなる。同様に消費電力の低減は28HPM→20SoCが20%で、20SoC→16FFが23%となる。つまり、トランジスタをFinFETにすることで、パフォーマンスが20%、電力が23%改善されることになる。

 ちなみに、指標となっている一番左の28HPMのデータも、ちょっとトリッキーだ。28HPMはローパワー&ハイパフォーマンスの40LPGではなく、ハイパフォーマンスの40Gと比較している。そのため、パフォーマンスゲインより電力ダウンの方が大きくなっている。

TSMC各プロセスのスケーリング

 こうして見ると、TSMCの16nmとGLOBALFOUNDRIESの14nmは、いずれも20nm"改"のようなイメージだが、そもそも、ノードの数字は自社比的な部分が多い。Intelの22nm FinFETも「Symposium on VLSI Circuits 2012」での公表数字ではバックエンドのMetal 1ピッチを見ると90nmとなっており、決して小さくはない。

 例えば、GLOBALFOUNDRIESの場合は、VLSI Symposiumの論文を見ると、28nm LPのMetal 1ピッチが90nmとなっている。20nm LPMなら64nmになり、Intelの22nmの70%となる。その意味では、20nmとバックエンドを共通するGLOBALFOUNDRIESのFinFETは、14nmを名乗っても不思議はないことになる。

Intelの22nmプロセスのレイヤーピッチ
GLOBALFOUNDRIESの28と20nmのキールール

 もちろん、Metal 1ピッチだけで比べることにそれほど意味があるわけではない。プロセスノード名よりも重要な点は、このロードマップなら、ファウンダリで2014年からFinFET化の利点を享受できるようになるという部分だ。その意味では現在のFinFET前倒しロードマップは大きな意味がある。

モバイルデバイスでは強力な利点を持つFinFET

 FinFETがそれほどまでにクリティカルなのは、先端チップの主戦場がモバイルになったからだ。ファウンダリの先端プロセスは、以前はGPUなどが引っ張っていた。それが、今はすっかりモバイル向けのSoCが牽引するようになっている。この傾向は45/40nmプロセスあたりから顕著になり始めた。

 モバイルの興隆によって、パフォーマンスが高いモバイルプロセッサが求められるようになった。そのため、ファウンダリは、ハイパフォーマンスかつ電力消費の低いプロセス技術を用意するようになった。例えば、TSMCは40nmからローパワープロセスの「CLN40LP」と、高パフォーマンスの「CLN40G」のほかに、「CLN40LPG」と呼ぶハイパフォーマンスモバイルのプロセスを作った。NVIDIAがTegra系でこのプロセスを使ったことを強調していた。28nmでも、TSMCはローパワー&ハイパフォーマンスとしてCLN28HPMを立ち上げた。GLOBALFOUNDRIESも似たような動きで、焦点をハイパフォーマンスモバイルに移しつつある。ファウンダリ各社がFinFETの適用でフォーカスしているのは、この分野だ。

 FinFET化するとリーク電流(Leakage)を抑え、さらに低電圧時のパフォーマンスを上げることができる。モバイル向けのSoCは、ほとんどの時間は相対的に低い周波数で動作するため、低周波数時の駆動電圧を下げることができるFinFETの効果が大きい。当然、モバイル向けCPUコアのトップシェアを占めるARMはこの問題に敏感で、米サンタクララのARM Techcon 2012や、東京で開催したARM Symposiumでも、FinFETについて取り上げた。

14nmのFinFETの遅延時間と電圧
14nmのFinFETのパフォーマンスと電力のチャート

 上はTechconのスライドで、ARMの予想による14nmのFinFETの遅延時間と電圧、パフォーマンスと電力のチャートだ。電圧が下がるにつれて、FinFETでは格段に性能上の利点が広がることがわかる。

 下はTSMCのARM Techconのキーノートスピーチのスライドと、GLOBALFOUNDRIESの14nm発表時のスライドで、どちらも同様に低電圧時のパフォーマンスアップを示している。AppleのAシリーズSoCを製造するSamsungも、今年(2012年)3月のCommon Platform Tech Forumで、14nmのFinFETへの道程を示し、FinFETで0.7V駆動時に46%のパフォーマンスアップを見込めると説明している。

TSMC、GLOBALFOUNDRIESともに低電圧時のパフォーマンスアップを示す

 これを、より具体的なプロセッサパフォーマンスで示すと、下のTSMCのスライドのようになる。プレーナの28nmと20nm、16nm FinFETを、Cortex-A15コア同士で電力と動作周波数を比べたものだ。もう片方は28nmのCortex-A9と、20nmのCortex-A15、そして16nm FinFETのCortex-A57を同じ750mWの電力で性能を比べたもの。同じ電力で2年の間にパフォーマンスを2倍にするために、ARMはFinFETを必要としている。

Cortex-A15コア同士によるプロセスの比較
コア/プロセスの変遷とパフォーマンス比較

 こうした状況で、ファウンダリはFinFETのスケジュールを前倒しし、20nm世代とバックエンドを共通化することで導入を成功させようとしている。これがうまく行けば、2014年中にはIntelといい戦いができるようになる。問題は、FinFETの製造で、うまく行かなければ、歩留まりが上がらない状態がずるずると続いてしまう。

 FinFETのチャレンジについては、SamsungがCommon Platform Tech Forumで説明している。ばらつきの制御がFinFETの成功の鍵で、プレーナよりも、ばらつきが発生するソースが増えるために、困難が大きいという。Samsungが指摘していたのは、フィンの幅や高さ、チャネル表面の結晶格子方向、寄生抵抗などのばらつきで、これにプレーナ時代と共通するゲート酸化膜厚のばらつきやゲート長のばらつきなども加わる。ばらつきが発生する可能性のある要素が増える分だけ、製造が難しくなる。

 ハードルは高いものの、ファウンダリ各社は2014年の決戦に向けて走り始めている。対Intelの逆転打としてFinFETでの逆襲を狙わなければならない状況に、各社とも追い込まれている。そして、それは、非IntelのCPUやGPU、モバイルSoCの競争力に、水面下で大きく影響する。実際には、FinFETを導入しても、ウェハあたりのコストが上昇するとトランジスタ/コストが下がらないため、パーフェクトな戦略ではない。しかし、ほかに道がないのも確かだ。

(後藤 弘茂 (Hiroshige Goto) E-mail