TSMCのプロセス技術ロードマップ

　TSMCがプロセス技術のロードマップをARMのカンファレンスで公表した。一言で言えば、TSMCのロードマップは“詰まって”いる。プロセス世代の間が短縮され、特に、20nmプロセスと16nmプロセスの間は、たった1年しか空いていない。20nmは2012年第4四半期にリスクプロダクションを開始するのに、16nmは2013年の第4四半期に立ち上げる。パスファインディングフェイズにある10nmは2016年に留まっているが、非常にアグレッシブなロードマップだ。

　このロードマップが示すのは、今後、TSMCを使うグラフィックスカードやスマートフォン、タブレットなどのパフォーマンスが急激に上昇するということだ。スマートフォンやタブレットなら、CPUが2GHz台で動作するのが当たり前になりそうだ。また、パフォーマンスが上がるだけでなく、電力消費も相対的に下がり、パフォーマンス効率が上がる。最近は、プロセスの微細化のペースが鈍化していたのが、一変して、ペースアップしてチップの集積度と性能が上がるようになる。

　そして、16nmプロセスは、従来のプレナ型トランジスタではなく、立体型のFinFETトランジスタだ。つまり、Intelの22nm トライゲートトランジスタと同じ3Dトランジスタ技術を2013年中に持ってくる。2011年のARM Techconで明かした下のロードマップより、プロセスの微細化のペースがスピードアップしている。ただし、3Dトランジスタのノードの数字は、昨年の14nmから16nmへと大きくなっている。

　もっとも、この性急なロードマップも、他のファウンドリの動きを見ると、不思議ではない。下はファウンドリ大手でTSMCの競合であるGLOBALFOUNDRIESが9月に発表したロードマップだ。GLOBALFOUNDRIESも、この時、FinFETトランジスタの14nm“クラス”プロセスを、前倒しして2014年に立ち上げると明かした。GLOBALFOUNDRIESもARM Techconでパネルディスカッションを開催、14nmまでのプロセスのビジョンについて語った。TSMCの今の計画は、GLOBALFOUNDRIESよりFinFETの投入が少しだけ早く設定されている。競争心は明白だ。

以前のTSMCロードマップ	GLOBALFOUNDRIESの最新ロードマップ

　もっとも、両社とも、本当の競争相手はIntelだ。Intelが22nmで早々に3Dトランジスタへ移行してしまったことのインパクトは大きい。他のファウンドリは、これまでもプレーナトランジスタの微細化で、Intelに引き離されていたが、22nmではトランジスタ構造の変革で決定的な後れを取ってしまった。Intelはファウンドリビジネスに本格参入してはいない。しかし、ファウンドリとしてはプロセス技術のために顧客の最終製品がIntelに対して、圧倒的に不利となる状況は避けたい。そのため、3Dトランジスタ化を急いでいる。Intelがプロセス技術を武器に、モバイルSoCに攻め込もうとしていることは以前の記事で説明したが、TSMCとGLOBALFOUNDRIESはその動きに敏感に反応している。

　とはいえ、TSMCとGLOBALFOUNDRIESの両社とも、20nmより手前の28nmプロセスでケチをつけている。TSMCは28nmプロセスの立ち上げでもたつき、GLOBALFOUNDRIESも28nmプロセスでのアウトプットの話があまり聞こえてこない。そのため、次世代プロセスのロードマップにも、まだ疑問符がつく。もっとも、それだからこそ、TSMCとGLOBALFOUNDRIESは、どちらもその疑問を払拭するために、次世代プロセスについて力強く語っているのかも知れない。

　TSMCは28nmプロセスからゲートリーク電流(Leakage)を抑えることができるHigh-K/Metal Gate(HKMG)技術を導入した。同社の20nmプロセス「CLN20SoC」は、HKMGの第2世代プロセスとなる。今年(2012年)第4四半期にリスクプロダクションを開始しつつあると、ARM Techconのキーノートスピーチの立ったTSMCのJack Sun氏(VP, Research & Development and Chief Technology Officer, TSMC)は説明する。

　TSMCによると、CLN20SoCプロセスでは、すでに各種IPが検証作業に入っており、EDAツールも対応が進んでいるという。LSIベンダが製品チップの具体的な設計に入る準備が整った段階だ。オントラックで進むなら、来年(2013年)には20nmのGPUやモバイルSoCが登場することになる。

　しかし、TSMCにとって本当の武器は、次の16nmだ。TSMCの“16nm”プロセス「CLN16FF」は、Intelの3Dトランジスタと同種のFinFET技術を使う。リスクプロダクションはCLN20SoCのちょうど1年後の来年(2013年)第4四半期を予定している。

　現在の3DトランジスタがFinFETと呼ばれるのは、トランジスタがウェハ面からひれ(Fin)のように立ち上がって見えるからだ。チャネルをシリコン基板から切り離すことで、ゲートの長さが短くなるとソースとドレインの間で電流が流れるサブスレッショルドリーク電流が増大する短チャネル効果を抑制できる。ゲート長を短くできる上に、ゲートの幅も立体化で狭くできるためトランジスタを小型化できる。ゲート面積が増えることでチャネルの駆動能力も上がり、しきい電圧を下げることも容易になる。また、チャネルのFinを増やしてマルチチャネル化することで、スイッチング性能を上げることもできる。

　TSMCはCLN20SoCとCLN16FFを低しきい電圧トランジスタで比べた場合、同じ電力なら20%以上スピードがアップし、同じスピードなら35%電力を下げることができると指摘する。特に、低電圧駆動時のスピード低下が低いため、低電圧駆動のチップを、より高速に走らせることができる。そのため、TSMCはCLN16FFを、特にエネルギー効率が優れたプロセス技術だと説明する。このあたりの説明と位置付けは、Intelがトライゲートトランジスタを説明した時とよく似ている。

　CLN16FFプロセスは、現在はIP設計やテストビークルのチップ設計の段階で、製品設計に入るのは来年(2013年)10月の予定だ。3Dトランジスタ化で先行するIntelになんとか追いすがろうと、TSMCはこれまでにない急ペースに入っている。

　そして、TSMCが先端プロセスの立ち上げで重視しているのがARMとの提携だ。現在、先端プロセスを牽引する製品は、GPUからモバイル向けのSoCへと移り変わってしまった。そのため、TSMCとGLOBALFOUNDRIESの両社が、しきりにARMとの提携とARMコアの先端プロセスへのポートを強調する。今回、TSMCはCortex-A15コアを、28nmsのハイパフォーマンスモバイル向けプロセス「CLN28HPM」と、20nmのCLN20SoC、そして16nmのCLN16FFのぞれぞれに実装した場合をシミュレーションして比較した。16nm FinFETでは、750mWで2.5GHzに迫る速度を達成できるとTMSCはシミュレートしている。

　TSMCのJack Sun氏は、ARMとは次世代のARMv8コアについても密接な協力態勢を敷いており、Cortex-A57をCortex-A15同様に高い効率で動作させることができると説明する。ちなみに、TSMCの40nmプロセスCLN40Gでは、デュアルのCortex-A9のハードマクロが、最高2GHzで1.9Wだった。つまり、16nmなら、Cortex-A9よりずっと大きなCortex-A15コアも、より低い電力で、より高速に動作させることができる。

　28nmのCortex-A9に対して、16nmのCortex-A57では、750mW時の相対性能で2倍も上がるとTSMCは説明する。これは、2014年のモバイルデバイスなら、同じ消費電力で、パフォーマンスは2倍になり、64-bitアドレッシングなどのフィーチャが加わるということを示している。

　このほか、Sun氏は、TSMCが積極的に進めているシリコン貫通ビア(TSV:Through Silicon Via)によるダイスタッキングソリューションについても触れた。トランジスタ自体をFinFETで3D化するのと同時に、ダイ同士を3Dスタックすることで、より省電力でスケーラブルなシステムを実現しようとする。TSMCは、TSVインタポーザを使う2.5Dのスタックにも熱心に取り組んでおり、そうしたソリューションを積極的に投入することで、システム全体の電力を下げて行くと説明する。この説明で引き合いに出したのは、人間の脳がニューロンの3D接続でわずか20Wの電力しか消費しないという話だった。

　アグレッシブなTSMCのロードマップは、今後、多くの製品に影響を与える。GPUやAMDのバリューAPU(Accelerated Processing Unit)、多くのスマートフォンやタブレットのモバイルSoCがTSMCで製造されているからだ。ロードマップ通りなら、それらの製品が急激にパフォーマンスアップして行くことになる。また、AppleもSamsungから離れようとしており、別なファウンドリを探しており、もしTSMCへと移動して来るなら、TSMCのロードマップの重要性はさらに増す。ゲーム機のチップも同様で、TSMCへの集約が高まると、同社の技術に多くの機器が左右されるようになる。