大きさが「4×(Fの2乗)」のメモリセルの構造。セル選択トランジスタが縦積み構造になる。記憶素子の上部電極は窒化チタン(TiN)。下部電極は公表していないが、DRAM製造プロセスとの親和性と製造コスト(材料コスト)を考慮すると、窒化チタンあるいはタングステン(W)、あるいはその両方を積層した構造が下部電極に使われると予想する。白金(Pt)電極は材料コストが嵩むので考えにくい
