半導体のデバイス・プロセス技術に関する国際会議「Symposium on VLSI Technology」(VLSI Technology)と、半導体の回路技術に関する国際会議「Symposium on VLSI Circuits」(VLSI Circuits)が、6月14日から17日にかけて京都市で開催された。

　VLSI TechnologyとVLSI Circuitsは毎年6月に同じ会場で、会期を1日ずらして開催されてきた。このため両者を一括りにして、「VLSI XXXX」(XXXXは西暦)と称することが多い。開催拠点は西暦偶数年が米国のハワイ、奇数年が日本の京都となっている。2011年の「VLSI 2011」は、京都開催の年である。

　国際学会では通常、発表枠よりも多くの希望が寄せられる。発表を希望する研究者や技術者などは、発表内容をまとめた論文(投稿論文)をあらかじめ国際学会の委員会に送付する。委員会では寄せられた投稿論文の中から、発表にふさわしい優れた論文(研究開発成果)を選ぶ。選ばれた論文は、採択論文と呼ばれている。このほか、委員会が特別に論文執筆と講演発表を優れた研究者/技術者にお願いする、招待論文がある。

　VLSI Technology 2011の投稿論文数は185件。前回のハワイが215件、前々回の京都が205件だったのに比べると、漸減しているようにみえる。2004年のハワイ開催では302件、2005年の京都開催では255件、2006年のハワイ開催では295件の投稿論文があったものの、最近では200件前後の投稿論文数にとどまっている。採択論文数は76件、採択率は41%である。

　VLSI Circuits 2011の投稿論文数は409件。京都開催では過去最高の投稿論文数となった。2010年のハワイが409件、2009年の京都が313件であったので、VLSI Technologyに比べても最近は活発化している。採択論文数は115件。採択率は28%で、VLSI Technologyに比べると狭き門となっている。VLSI Circuitsは例年、京都よりもハワイの方が採択率が高い傾向にある。今回は京都開催では最も低い採択率となった。

　VLSI Technologyのカンファレンス初日である6月14日には、次世代不揮発性メモリの候補である「抵抗変化メモリ(ReRAM:Resistive RAM)」のセッションが設けられていた。このセッションでは半導体メモリ大手ベンダーの韓国Samsung Electronicsと韓国Hynix Semiconductor、マイコン大手ベンダーのルネサス エレクトロニクスがそれぞれ、ReRAM技術の開発状況を一部、公表した。本レポートではその概要をご紹介したい。

　ReRAMは、電流印加あるいは電圧印加によって抵抗値が大きく変化し、変化後の抵抗値を電源を切ったあとでも維持するメモリである。次世代の不揮発性メモリとして期待されるメモリでもある。抵抗値が変化するメモリ、という意味では、次世代不揮発性メモリの候補である相変化メモリ(PCMあるいはPRAM)や磁気メモリ(MRAM)などと似ているのだが、抵抗が変化する原理が違うので、ReRAMとして区別されている。

　ReRAMの記憶素子は抵抗素子であり、抵抗素子の抵抗値を大きく変えることで論理値(高または低)を記憶する仕組みだ。メモリ・セルの基本的な構造は、DRAMと同じである。1個のメモリセル選択トランジスタ(セル・トランジスタ)と1個の記憶素子でメモリ・セルを構成している。原理的には、DRAM並みの記憶容量を有する高密度な不揮発性メモリを実現できることになる。

　そのReRAMは、日本国内の大手エレクトロニクス企業が研究成果をすでにいくつか発表済みである。ソニーは、この2月に開催された半導体回路の国際学会「ISSCC 2011」で、4MbitのReRAMチップの試作結果を発表した。またシャープは、128KbitのReRAMチップを試作し、2010年2月に東京で開催された展示会「nano tech 2010 国際ナノテクノロジー総合展・技術会議」に出品している。

シャープが試作した128Kbit ReRAMチップのシリコン・ダイ写真。シリコン・ダイの寸法は約5mm角。2010年2月に東京で開催された展示会「nano tech 2010 国際ナノテクノロジー総合展・技術会議」で撮影	128KbitのReRAMチップを作り込んだシリコンウェハ。シャープが試作した。ウェハの直径は約200mm(8インチ)。2010年2月に東京で開催された展示会「nano tech 2010 国際ナノテクノロジー総合展・技術会議」で撮影

　これに対して半導体メモリの大手ベンダーがReRAMの研究成果を発表することはこれまで、あまりなかった。そのため、VLSI 2011での発表は、かなりの注目を集めていた。

　Samsung Electronicsの先端研究組織であるSamsung Advance Institute of Technologyは、書き換え寿命が10の11乗回と極めて長いReRAM技術を発表した(Y-B Kimほか、講演番号3B-5)。

　ReRAMの記憶素子はトップ電極/抵抗膜/ボトム電極の3層構造を基本とする。記憶素子の抵抗値を高抵抗状態(HRS)あるいは低抵抗状態(LRS)に変化させることで、データ(論理値)を記憶させる。ただし、抵抗膜が1層だけだと制御性があまり良くない。そこで抵抗膜を2層以上に増やして制御性を高めた記憶素子が最近ではReRAM開発の主流を占めるようになってきた。

　Samsungが開発したReRAM技術の記憶素子は、4層構造あるいは5層構造である。トップ電極/スイッチング層(可変抵抗層)/セルフコンプライアンス層(固定抵抗層)/バリヤ層/ボトム電極となっている。4層構造ではバリヤ層が省かれる。トップ電極とボトム電極を白金(Pt)電極とした4層構造の記憶素子を試作し、10の12乗と非常に長い書き換えサイクル寿命を確認した。これはNANDフラッシュメモリ製品の1,000万倍もの書き換え回数に相当する。

　ただし白金(Pt)電極は微細加工(具体的にはエッチング)が難しく、大量生産に向かないという欠点がある。そこでトップ電極をルテニウム(Ru)、ボトム電極をタングステン(W)とした5層構造の記憶素子を試作し、10の11乗とこれも相当に長い書き換えサイクル寿命(書き換え周期100ns)を確認した。また200℃の高温下で1万秒を超えるデータ保持時間を得ている。これは室温換算で10年を軽く超えるデータ保持期間があることを意味する。試作した記憶素子の大きさは30μm角とまだかなり大きい。メモリ・セルの試作結果やメモリ・セル・アレイの試作結果などが登場することを、今後は期待したい。

ReRAM用記憶素子の構造。4層構造の例。TEはトップ電極、OELはスイッチング層(可変抵抗層)、SLはセルフコンプライアンス層(固定抵抗層)、BEはボトム電極	ReRAM用記憶素子の各層に要求される特性。5層構造の例	書き換えサイクル試験の結果。10の11乗回の書き換えを繰り返しても、HRSとLRSの抵抗値の間に1,200倍の差がある

　Hynix Semiconductorは、54nmのCMOS技術で256KbitのReRAMセル・アレイを試作した結果を発表した(J. Yiほか、講演番号3B-3)。54nmのCMOS技術は、ReRAMとしてはこれまでで最も微細な加工技術だとHynixは主張する。言い換えると、ReRAM技術が微細化にどこまで追随できるのかを実際に確かめたのである。例えば前述のソニーが学会発表した4Mbit ReRAMチップは、180nmのCMOS技術で製造されている。

　Hynixが試作したReRAMのメモリ・セルは、1個のセル・トランジスタと1個の記憶素子で構成される。セル選択にトランジスタを使っているので、記憶密度ではセル選択にダイオードを使うメモリ・セルに劣るものの、DRAMやSRAMなどに近い高速な読み書きを実現しやすい。

　記憶素子は4層構造である。トップ電極とボトム電極の材料はともに窒化チタン(TiN)。抵抗膜は酸化チタン(TiO2)とアルミナ(Al2O3)の2層構造である。初期状態では酸化チタンは導体、アルミナは絶縁膜になっている。電圧印加によってアルミナに電気伝導経路(フィラメント)を形成すると、低抵抗状態(LRS)となる。逆方向の電圧を印加すると酸化チタンとフィラメントの境界面に酸素イオンが集まり、酸化チタンのフィラメント付近が絶縁膜に変化する。この結果、高抵抗状態(HRS)となる。

　試作したメモリ・セル・アレイのデータ書き換えに要する時間は、最も短い場合で10nsと充分に高速だった。データ保持時間は、150℃の高温下で100時間を超えた(サンプル数は81個)。256Kbitのメモリ・セル・アレイのシリコン・ダイ寸法は、テスト回路を含めて5.25×4.25mm、テスト回路を除くと5.25×2.75mmである。

記憶素子の構造と抵抗変化の原理。左が初期状態、中央が低抵抗状態(LRS)、右が高抵抗状態(HRS)	試作したメモリ・セル・アレイのブロックとばらつき。(a)は64Kbitブロックの直接アクセス試験モード。(b)は低抵抗状態(LRS)における抵抗値のばらつき。(c)は試作した256Kbitメモリ・セル・アレイのシリコン・ダイ写真。(d)はシリコン・ダイとシリコン・ウェハにおける抵抗値のばらつき

　ルネサス エレクトロニクスは、自動車用電子機器に搭載する高温動作メモリ、あるいは高温動作マイコンの内蔵用メモリを狙ったReRAM技術を発表した(M. Teraiほか、講演番号3B-4)。メモリ・セルは1個のセル・トランジスタと1個の記憶素子で構成する。1Kbitのテスト用メモリ・セル・アレイを試作して特性を評価した。

　記憶素子はトップ電極/酸化チタン(TiO2)層/5酸化タンタル(Ta2O5)層/酸化チタン(TiO2)層/ボトム電極の5層構造である。トップ電極とボトム電極はルテニウム(Ru)を選択していたのだが、高温時のデータ保持特性に問題があった。そこでボトム電極をルテニウムからタングステン(W)に換えることで、高温環境下でのデータ保持特性を改善した。具体的には、低抵抗状態(LRS)で逆バイアスを与えたときの抵抗変化を抑えた。

　試作したメモリ・セル・アレイでの書き換え電圧は3V以下、読み出し時間は10ns以下である。書き換え可能回数は10万回以上、190℃以上でのデータ保持が可能だとする。

ReRAMのメモリ・セルの断面構造例。1個のトランジスタと1個の記憶素子でメモリ・セルを構成している	記憶素子の断面構造(上)と直径40nmと微細な記憶素子の走査型電子顕微鏡写真(下)	テスト用1Kbitメモリ・セル・アレイの回路図

トップ電極とボトム電極の金属材料を変更したことによる効果。左上はトップ電極とボトム電極がともにルテニウム(Ru)の場合(対称電極構造)。左下はボトム電極を窒化チタン(TiN)あるいはタングステン(W)に変更した場合(非対称電極構造)。低抵抗状態(LRS)で逆バイアスを与えたときのデータ保持特性が大きく違ってくる。右上は対称電極構造の記憶素子に順方向バイアスと逆方向バイアスを加えたときの抵抗変化。右下は非対称電極構造(ボトム電極はタングステン)の記憶素子に順方向バイアスと逆方向バイアスを加えたときの抵抗変化。温度は175℃、バイアス電圧は0.8V

　ReRAMは次世代不揮発性メモリの候補としては、まだ不明な点が少なくない。特にスイッチング機構の詳細はまだ明確になっていない。記憶素子の材料は遷移金属の酸化物が多く使われているのだが、本命となる材料は決まっておらず、Samsungの講演によると100種類を超える材料が研究されているという。

　ReRAMの将来性を見極めるためには、数多くの企業、特に資金力と技術力を備えた大手エレクトロニクス企業の参画が欠かせない。半導体メモリ大手による研究成果が公表され始めたことは、ReRAMの研究開発コミュニティにとって喜ばしいことであり、ReRAMの開発速度に良い影響を与えるに違いない。