DRAMセルアレイのレイアウトアーキテクチャと垂直チャンネルトランジスタの例。左上は「6F2」レイアウト、右上は「4F2」レイアウト。左下はSamsungが考案したVCT(Vertical Channel Transistor)の構造例(「S2CAT : self-aligned in 2-pitch cell array transistor」と呼称)、右下は試作したセルアレイの断面を透過型電子顕微鏡(TEM)で観察した画像。SamsungがIMW 2025で公表した論文(論文番号1.2)から