試作したメモリセルアレイの断面を透過型電子顕微鏡(TEM)で観察した画像。左はワード線方向とビット線方向の両方で断面を観察した画像。最上方のメモリセルアレイの下に、CMOSロジック周辺回路がある。右はワード線方向の断面を観察した画像。ここで「1S1M」とは「1個のセレクタ(S)と1個の磁気トンネル接合(M)」で構成したメモリセルを指す。キオクシアとSK hynixがIEDM 2024で公表した論文から(論文番号20-1)
