試作したSRAMセルアレイのシリコンダイ。左上(a)はシリコンダイの走査型電子顕微鏡観察画像。右上(b)はセルアレイの一部を拡大した画像。8個のメモリセルに主要な配線層を色付けしている。左下(c)は金属配線の構造図。中央下(d)は1個のメモリセルの拡大図。主要な配線の色は左の構造図(c)に対応する。右下(e)はメモリセルの回路図。6個のトランジスタで1個のメモリセルを構成する。2019 VLSIシンポジウムの論文集から
