イベントレポート

製品化されたスピン注入メモリの技術概要をEverspinが公表

ポスターセッション会場の様子
会期:1月14日〜1月18日(現地時間)

会場:米国イリノイ州シカゴHyatt Regency Chicago

 磁気記録技術に関する世界最大規模の国際会議「MMM/Intermag 2013」の実質的3日目の発表セッションが17日(現地時間)に完了した。この日の午後には、次世代不揮発性メモリの有力候補とされる「スピン注入メモリ(STT-MRAM:Spin Transfer Torque MRAM)」の講演セッションが設けられていた。

 スピン注入メモリは磁気メモリ(MRAM:Magnetoresistive Random Access Memory)の一種で、DRAMに近い高速動作と記憶容量を実現可能であるとともに、電源を切ってもデータが消えない性質(不揮発性)を有する。このため、DRAMやフラッシュメモリなどの既存の半導体メモリの限界を超える次世代メモリとして期待されている。

 ここでMRAMの原理を簡単に説明しておこう。MRAMは、磁性材料中に存在する微小な磁気モーメントの方向の違い(磁化の向きの違い)をデータとして記憶する。磁化の向きを変更しても磁性材料は劣化しないので、原理的には無限にデータを書き換えられる。

 ただし、初期型のMRAMは大容量化には不向きとされていた。まず、データの書き換え(磁化反転)に磁界発生用の専用配線を必要としていた。電流によって磁界を発生し、磁化の向きを回転させるためである。この結果、メモリセルの面積が巨大化してしまっていた。さらに、データの書き換えに必要な電流が多めになり、消費電力が従来の半導体メモリに比べると大きくなるという問題が生じていた。

 このため、初期型のMRAMでDRAMに近い記憶容量を実現しようとすると、シリコン面積と消費電力が無視できないほど増大し、非現実的なものになってしまう。そこで考案されたのが電子のスピン(自転)による磁気モーメントを利用して磁化反転を起こす、スピン注入メモリ(STT-MRAM)である。STT-MRAMでは磁界発生用配線が不要なので、シリコン面積を小さくできる。またメモリセルを微細化するほどデータの書き換えに必要な電流が小さくなるという微細化向きの性質を有する。

MRAMセルの基本構造と動作原理。左が初期型のMRAM、右がスピン注入メモリ(STT-MRAM)

サンプル出荷中のスピン注入メモリは全ビットが動作

 このスピン注入メモリが初めて製品化されたのは、2012年11月のことだ。製品化したのは、米国のMRAM開発企業Everspin Technologiesである。同社がスピン注入メモリを初めて製品化できたのは、偶然ではない。Everspin Technologiesは世界でほぼ唯一、初期型のMRAMを製品化し、量産し、販売してきた企業だからだ。初期型のMRAMで最も豊富な実績を誇る同社がスピン注入メモリの開発でも先行できたのは、当然だとも言える。

 Everspinが初めて製品化したスピン注入メモリ「EMD3D064M」の概要は以前に筆者のコラムでご紹介したので、本レポートでは詳しくはふれない。概略だけ述べると、記憶容量は64Mbit、入出力インターフェイスはDDR3互換、電源電圧は1.5V、アクセス時間、消費電流、シリコンダイ面積は未公表、となっている。開発ステータスは、特定顧客企業向けにサンプル出荷中とのことである。

製品化された64Mbitスピン注入メモリのシリコンダイ写真

 MMM/Intermag 2013では、学会が研究論文を要請する講演(招待講演)として、Everspinが製品化した64Mbitスピン注入メモリの技術概要を発表した(N. Rizzoほか、発表番号FF-08)。

 最も注目すべきはサンプル出荷しているチップの完成度である。評価用サンプルの場合はチップの完成度がさまざまで、完成度が低いこともある。極端な話、全てのビットが動作していなくても、サンプルは出せる。

 講演では、入出力の動作周波数が800MHz、温度範囲が0〜70℃の条件で、全ビットが動作しているとしており、不良ビットが1個もないチップができていた。チップの完成度はかなり高い。

記憶素子の改良を重ねて実用的な性能を獲得

 製造技術は90nmのCMOS技術、4層銅配線、1層アルミ配線である。DRAMに比べると銅配線層がやや多く、コストアップ要因となりそうだ。メモリセルは1個のMOSトランジスタと1個の記憶素子で構成される。これはDRAMセルと類似の構造である。記憶素子は、「磁気トンネル接合(MTJ:Magnetic Tunnel Junction)」素子と呼ばれる、極めて薄いトンネル障壁層を2枚の磁性材料層で挟んだもの。記憶素子がMTJ素子であることは、初期型MRAMとスピン注入メモリでは変わらない。

 MTJの材料は磁性層がコバルト鉄ボロン(CoFeB)系合金、トンネル障壁層が酸化マグネシウム(MgO)系絶縁材料である。MRAMの研究論文ではごく普通に見られる材料で、取りたてて変わっているわけではない。

 MTJの磁性層は1層が固定層、もう1層が自由層と呼ばれる。固定層は磁化の向きを固定してある層、自由層は磁化の向きを変更できる層のことだ。固定層と自由層で磁化の向きが揃っていると電気抵抗(電流はMTJを貫く方向)の値が低く、磁化の向きが反対だと、電気抵抗が高い。この抵抗値の違いがデータの違いになる。

磁気トンネル接合(MTJ:Magnetic Tunnel Junction)素子の構造

 ここで固定層、自由層、トンネル障壁層の品質がチップの性能と歩留まりを大きく左右する。Everspinは品質の改良によってメモリセルの性能を高めていった様子を講演で明らかにしていた。

 例えば抵抗変化の大きさである。初期の段階では抵抗の変化率が70%だった。これをフェーズ1の改良で85%に高め、フェーズ2の改良で105%に高め、フェーズ3の改良で110%に高めたと述べていた。実用的には抵抗の変化率は100%を超えることが必要である。改良の積み重ねによって実用的な性能を得ていったことが分かる。

 また例えば書き込み不良率の低減では、2段階の改良によって書き込み不良率を実用的な水準にまで下げていったことを示していた。書き込み不良率の低減では、自由層の材料の最適化が重要だったとしている。

書き込み不良率(WER)を低減していった様子。左は初期段階。中央は改良フェーズ1の段階。右は改良フェーズ2の段階。いずれもMTJで自由層の材料を変更している。MTJの形状は楕円形で、大きさは短辺が85nm、長辺が240nm

 磁気メモリではHDDと同じく、熱エネルギーに対する安定性が重要である。磁化の向きが熱エネルギーによって揺らぐからだ。開発したスピン注入メモリでは、温度エネルギーの70倍のエネルギー障壁を達成していた。実用的には十分な値で、HDDと同様に半永久的なデータ保持時間が見込まれる。

今後の高密度化は熱安定性の維持が課題

 ところで64Mbitという記憶容量は、DRAMに対抗するにはまだ物足りない。DRAMに対抗するには、少なくとも1Gbitの記憶容量が必要だろう。単純計算では、90nmの製造技術を20nmまで一気に微細化すると、同じメモリセルアレイの面積で記憶容量が1Gbit強になる。

 20nm技術に微細化する時の技術課題は少なくとも2つある。1つは、Everspinが採用した磁気記録方式が使えないこと。製品化されたスピン注入メモリではMTJの磁化方向は磁性膜の面内と平行な方向になっており、HDDだと「長手磁気記録」に相当する。この記録方式は技術的には難易度が低いのだが、微細化に向かないという欠点がある。20nmだと、長手磁気記録ではなく、磁化の方向が磁性膜を貫く「垂直磁気記録」を採用する必要があるだろう。

 MMM/Intermag 2013では、Samsung Electronicsが20nmクラスのスピン注入メモリを検討した結果を講演していた(S. Kimほか、発表番号FF-11)。製造技術を微細化していくと、30nm付近からMTJ素子の熱安定性が急速に低下するという。これが2つ目の課題で、熱安定性の低下、である。対策としては例えばトンネル障壁層を2つ設けた構造のMTJ素子が提案されている。

 スピン注入メモリがDRAMに本格的に対抗するには、まだまだ時間がかかりそうだ。改良の余地はまだ大きいし、可能性は開けている。容量は大きくないものの、製品化されたチップの完成度は高い。少しずつ市場を開拓しつつ、大容量化を地道に進めるサイクルが回ることを期待したい。

(福田 昭)