PCやサーバー、メディアタブレット、スマートフォンなどが搭載しているプロセッサのキャッシュメモリ(以下は「キャッシュ」と表記)は通常、SRAM技術で作られている。半導体メモリ技術の中でキャッシュにSRAM技術が選ばれている理由は、大きく2つある。1つはSRAM技術が、現在の半導体メモリ技術で最も高速にデータを読み書き可能であること。もう1つは、CMOSロジックとまったく同じプロセスで作れるメモリであること。

　この2つはSRAM技術が備える最大かつ最強の長所なのだが、SRAM技術には大きな短所も2つある。1つは、半導体メモリ技術としては最もメモリセル面積が大きいこと。もう1つは、記憶容量当たりの待機時消費電力が少なくないことだ。

　プロセッサの実効的な演算性能を上げるためには、キャッシュの記憶容量を拡大することが望ましい。しかしSRAMキャッシュはこれらの弱点により、記憶容量をむやみには増やせない。記憶容量を極端に拡大すると、シリコン面積、すなわち製造コストが大きく上昇してしまう。さらに、消費電力が増加する。ノートPCやメディアタブレット、スマートフォンといったモバイル機器のプロセッサでは、これらの短所は特に、具合が悪い。

PCやサーバーなどのプロセッサ・システムのメモリ・アーキテクチャ

SRAM大容量キャッシュの課題

　そこで考えられたのが、キャッシュをSRAMではなく、不揮発性メモリに置き換えることだ。不揮発性メモリは電源をオフにしても、格納してあるデータが消えない。待機時にはキャッシュの電源ドメインをオフにできる。つまり、待機時の消費電力は原理的にはゼロになる。

　不揮発性メモリで製品の実績が最も豊富なのは、フラッシュメモリである。フラッシュメモリをCMOSロジックのチップに埋め込んだ製品も数多く存在する。その代表は、フラッシュメモリを内蔵したマイクロコントローラ(マイコン)、いわゆる「フラッシュマイコン」だ。

　しかし、プロセッサのキャッシュにフラッシュメモリを採用することは考えられない。最大にして最悪の理由は、フラッシュメモリはデータの書き込みに、SRAMの100万倍もの膨大な時間を要することだ。これはキャッシュ用途としては致命的な欠点である。このほかにも、書き換え回数が多くても10万回程度に制限される、CMOSプロセスとの互換性をとるためにトランジスタ構造の変更が必要、といった課題がある。

　このため期待がかかるのは、「次世代不揮発性メモリ」と呼ばれているメモリ技術になっている。次世代不揮発性メモリの開発では主に、以下の3種類のメモリ技術が研究されている。

・磁気メモリ(MRAM)
・相変化メモリ(PCMまたはPRAM)
・抵抗変化メモリ(ReRAM)

　キャッシュ用途を想定したときに重要なのは、データの読み書き性能、メモリセル面積とデータの書き換え回数である。データの読み書き速度は、SRAMキャッシュに近い値が求められる。メモリセルの面積は、SRAMよりも大幅に小さいことが望ましい。そしてデータの書き換え回数は、無制限(実用的には10の15乗回以上)でなければならない。

　データの読み書き速度から見ると、高性能マイクロプロセッサの1次キャッシュ(L1キャッシュ)は速すぎる。次世代不揮発性メモリによる代替はきわめて難しい。現実的ではない。可能性があるのは、2次キャッシュ(L2キャッシュ)あるいは3次(L3キャッシュ)であり、もっと単純に言ってしまうと主記憶(メインメモリ)に最も近いキャッシュ(LLC：Last Level Cache)が代替候補となる。LLCだと、いずれの次世代不揮発性メモリ技術も、SRAMキャッシュに近い読み書き速度を達成できそうだ。

LLCまたは2次キャッシュに次世代不揮発性メモリ技術を導入

　続いてメモリセル面積を検討しよう。設計ルール(微細加工寸法)を「F」とすると、シリコン面積の最小単位は「Fの2乗」になる。半導体の研究開発コミュニティでは、「Fの2乗」＝「F2」を基本単位として「F2」の何倍になるかでセル面積を表現する。プロセッサが内蔵するキャッシュメモリのセル面積をこの方法で換算してみる。

　Intelが過去に開発してきたプロセッサのキャッシュ用SRAMセルは、微細化とともに急速に縮小してきた。しかし「F2」の何倍になるかで換算すると、逆に一貫してセル面積/(F2)は増大してきた。130nmのときには「F2」の130倍の大きさだったのが、22nmルールでは200倍を超えるようになっている。高性能プロセッサではキャッシュの性能を高めるために、セル面積が大きくなる。低消費電力プロセッサではキャッシュのセル面積はここまで大きくないものの、それでも「F2」の70倍～100倍にはなるとみられる。

Intelが開発した内蔵キャッシュ用SRAMセルの面積と設計ルールの2乗「F2」で換算した大きさの推移。国際学会ISSCCでIntelが公表した数値をもとにまとめたもの

　キャッシュ用SRAMのメモリセルは、6個～8個のトランジスタで構成されている。これに対して次世代不揮発性メモリのセルは、1個のトランジスタと1個の記憶素子で実現する。素子数で比較すると3分の1～4分の1になる。原理的には、同じ設計ルールでのセル面積をSRAMキャッシュの3分の1～4分の1に減らせることになる。この点ではMRAM、PCM、ReRAMのいずれも変わらない。

　1個のトランジスタと1個の記憶素子で構成するメモリセルの大きさは、「F2」の6倍～8倍になると言われている。SRAMキャッシュのメモリセルを「F2」の70倍と仮定すると、次世代不揮発性メモリに置き換えることで10分の1の大きさを狙えることになる。

MRAMの記憶素子。薄い絶縁層(トンネル絶縁層)を磁性層で挟んだ構造をとる。「磁気トンネル接合(MTJ：Magnetic Tunneling Junction)」と呼ばれる。磁性層の磁化の向きが互いに平行であるときと、反平行であるときでMTJを貫く電気抵抗が変化する。この違いをデータの記憶に利用する

PCMの記憶素子。カルコゲナイド系合金のゲルマニウム・アンチモン・テルル(GST：GeSbTe)は、結晶相とアモルファス相(ガラスと似た状態)の間を行き来する性質(相変化)がある。結晶相では電気抵抗が低く、アモルファス相では電気抵抗が高い。この違いをデータの記憶に利用する。相変化を起こすには加熱を必要とするので、記憶素子はヒーターを備える

ReRAMの記憶素子。酸化物材料が電圧パルスの印加方法によって低抵抗状態と高抵抗状態を行き来する。この性質をデータの記憶に利用する

　データの書き換え回数。この条件がたぶん、最も厳しい。無制限に近い書き換え回数を満たせるのは、原理的にはMRAMだけである。MRAMにとってのデータ変更である磁化反転には、劣化がない。MRAM、PCM、ReRAMとも実用化が始まっているが、製品で無制限の書き換え回数を保証しているのはMRAMだけで、PCMとReRAMは書き換えを一定の回数で保証するレベルに留まっている。PCMとReRAMの書き換え可能回数はフラッシュメモリよりは多いものの、キャッシュに使うとなるとかなり厳しい。

　このため、不揮発性メモリをキャッシュに適用しようとする研究のほとんどは、MRAM技術を想定している。その具体的な事例については、機会を改めてご紹介したい。