ISSCC 2012のカンファレンスが開幕した。初日である米国時間20日の午後には、半導体メモリの開発史上、画期的な出来事があった。記憶容量で「相変化メモリ」がDRAMを追い抜いたのだ。ISSCCは学会であるが、半導体の研究開発コミュニティでは開発史の一部と認識されている。製品レベルではないものの、大きな出来事であることは間違いない。

　過去、記憶容量でDRAMを追い抜いた半導体メモリは、NANDフラッシュメモリだけである。NANDフラッシュメモリはご存知のように、製品レベルでも最大の記憶容量を有する半導体メモリとなった。

　試作発表された相変化メモリはもちろん、NANDフラッシュメモリの記憶容量には達していない。DRAMチップが最大4Gbitであるのに対し、相変化メモリチップは8Gbitである。その差は2倍であり、半導体メモリの世界では、それほど大きいとはいえない。だが、実際にシリコンダイを製造してみせたことの意義は小さくない。

　ここで少しだけ、相変化メモリ(PCMあるいはPRAM)についておさらいしておこう。相変化メモリは「次世代不揮発性メモリ」と呼ばれるメモリ技術の有力候補である。ここで次世代不揮発性メモリとは、SRAMあるいはDRAMのように高速に読み書きを実行するとともに、不揮発性(電源を切ってもデータが消えない性質)を有するメモリを指す。不揮発性メモリの代表であるNANDフラッシュメモリとの大きな違いは、書き込みの速さにある。NANDフラッシュメモリは原理的にデータの書き込みに時間がかかる。その欠点を補うために、シリコンの回路やモジュールの実装などでは、さまざまな工夫が盛り込まれている。次世代不揮発性メモリはシリコンダイのレベルで書き換えを高速に実行するので、NANDフラッシュメモリと違って書き換えを高速化するための工夫を軽くできる。あるいは同じだけの工夫で、書き換えをさらに高速化できるとも言える。

　相変化メモリの記憶素子は非常に単純で、電気抵抗の違いをデータに対応させるというものである。高抵抗状態(「リセット状態」と呼ぶ)を「0」、低抵抗状態(「セット状態」と呼ぶ)を「1」に対応させることが多い。相変化メモリでは記憶素子の材料が独特で、「カルコゲナイド合金」と呼ばれる、特殊な合金を使う。カルコゲナイド合金には、加熱と冷却によって結晶相(結晶状態)とアモルファス相(ガラスと似た状態)の2つのどちらかの状態で安定するという性質がある。電気的には結晶相が低抵抗状態、アモルファス相が高抵抗状態である。この違いをデータに対応させている。

　カルコゲナイド合金は原理的には、10nmを切る寸法まで微細化しても、相変化の性質を失わない。このため、DRAMおよびNANDフラッシュメモリと比べ、微細化しやすい。すなわち、高密度化しやすい、あるいは大容量化しやすい、と期待されている。

　この期待に応えたのがSamsung Electronicsである。20nmと極めて微細な製造技術で、8Gbitと大きな容量のPRAM(Samsungは相変化メモリをPRAMと呼称している)を試作してみせた(Y. Choiほか、講演番号2.5)。シリコンダイ面積は59.4平方mmで、DRAMとあまり変わらない大きさである。これは原理的には、DRAMと製造コストがほとんど変わらないことを意味する。

8Gbitと大きな容量のPRAMシリコンダイ写真。シリコンダイの寸法は9.43×6.30mm

　シリコンダイの縮小に大きく寄与した要素技術は2点ある。1つは、製造技術を20nmと微細にしたこと。最先端DRAMや最先端NANDフラッシュメモリなどと同等の製造技術を導入した。もう1つは、メモリセルを理論限界まで小さくしたことである。製造技術(設計ルール)をFとすると、メモリセルの理論限界は「4×(Fの2乗)」とされている。Samsungが試作したシリコンダイのメモリセル面積は41×41nmで、ほぼ「4×(Fの2乗)」である。最先端DRAMのメモリセルの大きさは「6×(Fの2乗)」なので、メモリセルだけでみると、PRAMセルはDRAMセルのおよそ3分の2の面積で済むことになる。

　試作チップの書き換え時間は、セット状態からリセット状態に変化させる場合が100ns、リセット状態からセット状態に変化させる場合が150nsである。最先端DRAMに比べると遅いものの、最先端NANDフラッシュメモリに比べると圧倒的に速い。

　書き換えに必要な電流は100μAで、PRAMとしてはかなり低い値である。試作チップは128bitの並列書き込みが可能で、この場合の書き込みスループットは最大40MB/secになるとしている。このスループットは、過去に試作発表されてきたPRAMの中では、おそらく最も高い値だろう。

　書き換え寿命の測定データも公表した。100万回の書き換えでも抵抗値のばらつきに変化はほとんどみられず、劣化は発生していないようだ。

8Gbit PRAM試作チップの主な仕様(製品仕様ではない)。メモリセルは記憶素子とセル選択ダイオードを積層した構造である

8Gbit PRAM試作チップのメモリセルアレイの構造。基本単位は「タイル(Tile)」と呼ぶ8Mbitのセルアレイである。64個のタイルが集まって、「パーティション」と呼ぶ1Gbitのブロックの半分を構成する。8個のパーティションで8Gbitとなる

メモリセルの構造。抵抗素子(記憶素子)とダイオード(セル選択素子)を積層することで、理論限界である「4×(Fの2乗)」のメモリセルを実現した。この構造はSamsungが2011年12月に国際学会IEDMで発表したもの

大容量相変化メモリの最近の開発事例。2010年～2011年に1Gbitチップの試作発表が相次いだ

　2005年以降のISSCCで発表されたDRAMと相変化メモリの記憶容量を見ると、2005年の時点でDRAMは2Gbitチップが発表されているのに対し、相変化メモリは64Mbitが最大容量だった。その後、DRAMの大容量化はあまり進んでいない。2009年に4Gbitチップが発表されて以降、最大容量は4Gbitのままである。一方で相変化メモリは容量を順調に拡大し、2010年には1Gbitチップが発表された。そして2012年に相変化メモリは8Gbit、DRAMは4Gbitと最大容量が逆転した。

近年のISSCCで発表されたDRAMと相変化メモリの記憶容量

　次世代大容量不揮発性メモリの候補には、相変化メモリのほかに、抵抗変化メモリ(ReRAM)と磁気メモリ(MRAM)がある。Samsungが8Gbitの相変化メモリを発表したことで、開発競争は相変化メモリが先行したようにも見える。しかし1月にはエルピーダメモリが64Mbit抵抗変化メモリの開発を発表し、2013年には8Gbit品を製品化すると表明した。磁気メモリでは2011年から、東芝とHynix Semiconductorが大容量品の共同開発を進めている。DRAMと同等以上の容量を有する次世代不揮発性メモリを最初に商品化するのは、どの技術だろうか。行方はまだ、分からない。