6層の3次元クロスポイントPCM「3D XPCM」の構造図。周辺回路のシリコン面積を削減するため、デコーダとセンスアンプはメモリセルアレイの下にレイアウトする予定。2019 VLSIシンポジウムの論文集から
