プロセッサやメモリなどの半導体チップの放射線対策技術に関する世界最大の国際会議NSREC(Nuclear and Space Radiation Effects Conference)が米国ネバダ州ラスベガスで7月26日～29日に開催された。NSREC 2011レポートの最終回に当たる本レポートでは、これまで取り上げきれなかったトピックスをご紹介する。

　NSREC 2011レポートの第2回では、放射線が半導体チップに与える影響を説明した。再掲すると、

(1)シングル・イベント効果(SEE：Single Event Effect)
(2)トータル・イオン・ドーズ(TID：Total Ionizing Dose)効果
(3)はじき損傷(DDD：Displacement Damage Dose)効果

の3種類がある。この中で(2)のTID効果は、荷電粒子あるいは電磁波を半導体チップが浴び続けることによる累積効果として現れる。浴びた放射線の総量を「総ドーズ量」と呼ぶ。TID効果によって半導体チップの性能は劣化する。たとえば最大動作周波数が低下する、トランジスタのリーク電流が増加する、トランジスタのしきい電圧が変化する、メモリのデータ保持期間が短くなる、といった劣化によって、製品仕様を維持できなくなったり、何らかの動作不良を起こしたりする。劣化が始まった段階の「総ドーズ量」で、半導体チップの放射線に対する強さを表現する。

　ここで問題になるのは、単位時間当たりの放射線量である。具体的には1秒間当たりに浴びる放射線の線量だ。これを「ドーズ率」と呼ぶ。ドーズ率が高ければ、短い時間で半導体チップの劣化が始まり、ドーズ量が低ければ、半導体チップの劣化が始まるまでには長い時間がかかる。

　ところが、弱い放射線、つまり低いドーズ率だと、高ドーズ率の放射線に比べると劣化が始まる総ドーズ量が低くなることがある。劣化が早まる。この現象は「ELRDS(Enhanced Low Dose Rate Sensitivity)」と呼ばれており、バイポーラ・トランジスタで起こる。言い換えると、MOSFETではELRDSは起こらない。まとめると以下のようになる。

　CMOS技術で製造した半導体チップ：ELRDSは起こらない
　バイポーラCMOS技術で製造した半導体チップ：バイポーラ回路でELRDSが起こる
　バイポーラ技術で製造した半導体チップ：ELRDSが起こる

　CMOSチップではELDRSが起こらないことから、PCやスマートフォン、メディアタブレットなどのシステムではELDRSは無関係なように見えるかもしれないが、それは違う。なぜかというと、通常のシステムは電源系の半導体チップを搭載しており、バイポーラ技術は電源系の半導体チップでごく普通に使われているからだ。それから高周波無線回路(携帯電話や無線LANなど)のフロントエンドにも、バイポーラ回路が使われていることがある。

　留意すべきなのは、プロセッサやメモリなどを動かす電源電圧を決める半導体チップに、バイポーラ技術が使われていることである。たとえばプロセッサの電源電圧は、負荷の大小に応じてきめ細かく制御することが珍しくない。この電源電圧を制御する半導体チップや、基準となる電圧を発生する半導体チップの製造技術に、バイポーラが使われている。

　そこでバイポーラ技術で製造したこれらの半導体チップを販売している企業(そのほとんどはアナログICベンダーである)のいくつかは、低ドーズ率の放射線(通常はガンマ線)を使ってテストを実施し、製品仕様を策定している。このときのドーズ率は10mrad(Si)/sである。

　それでは業界標準のドーズ率よりもさらに弱い放射線、具体的には10mrad(Si)/sよりも低いドーズ率の放射線を浴びたときには、どうなるのだろうか。NSREC 2011では、この特性を具体的測定した結果が報告された(D. Chenほか、講演番号G-4)。発表者は、NASAやNational Semiconductor、Linear Technology、Texas Instruments、STMicroelectronics、Naval Research Laboratoryなどの共同研究チーム。この中でNational Semiconductor、Linear Technology、Texas Instruments、STMicroelectronicsはいずれも大手から中堅のアナログICベンダーである。これらのベンダーが市販している半導体製品をテストし、評価した。

　照射したのはコバルト60(Co60)を線源とするガンマ線で、ドーズ率は業界標準と同じ値(10mrad(Si)/s)、業界標準の半分(5mrad(Si)/s)、業界標準の10分の1(1mrad(Si)/s)、業界標準の20分の1(0.5mrad(Si)/s)である。測定対象の半導体チップは、通常の仕様の製品、耐放射線仕様の製品(RH(Radiation Hardness)品)、業界標準の低ドーズ率(10mrad(Si)/s)ではELRDSが起こらないとする製品(ELRDSフリー品)の3種類を用意した。品種数では合計で21品種である。

　測定結果はとても興味深いものだった。ドーズ率が低くなればなるほど、性能劣化が始まる総ドーズ量が低くなったのである。測定に利用したドーズ率の範囲では、この傾向がみられた。すなわち、標準の20分の1(0.5mrad(Si)/s)のドーズ率のときに、劣化が始まる総ドーズ量が最も低くなった。以下に発表内容から、代表的な測定結果をご紹介しよう。

　Texas Instruments(TI)の電圧レギュレータIC(通常品)「TL750L05CDR」では、ドーズ率が10mrad(Si)/sのときには不良が発生し始める総ドーズ量が60krad(Si)だった。これに対し、ドーズ率が20分の1(0.5mrad(Si)/s)を低くすると、不良が発生し始める総ドーズ量は6分の1である10krad(Si)に大きく低下した。またドーズ率が小さくなるとともに、不良発生の総ドーズ量は低くなっていった。

不良が発生し始める総ドーズ量(縦軸)と、ドーズ率(横軸)の関係。Texas Instruments(TI)の電圧レギュレータIC「TL750L05CDR」の例(提供：NASAのD. Chen氏)

　National Semiconductorの電圧レギュレータIC(低ドーズ率での耐放射線品)「LM117HRQMLV」は、10mrad(Si)/sのドーズ率で100krad(Si)の総ドーズ量に耐えることを保証している。この製品では、リファレンス電圧出力の変化を測定した。放射線を照射すると、リファレンス電圧が上昇する。ドーズ率を10mrad(Si)/sから下げると、より低い総ドーズ量でリファレンス電圧の上昇が始まった。

リファレンス電圧の変化(縦軸)と総ドーズ量(横軸)の関係。National Semiconductorの電圧レギュレータIC(耐放射線品)「LM117HRQMLV」の例。ドーズ率ごとに測定結果をプロットしてある。「HDR」とあるのは高ドーズ率での測定結果(提供：NASAのD. Chen氏)

　Texas Instruments(TI)の電圧レギュレータIC(通常品)「LM317KTTR」でも、出力電圧の変化を測定した。この製品では、放射線の照射によって出力電圧が低下する。ドーズ率が1mrad(Si)/s以下になると、電圧の低下が始まる総ドーズ量が下がっていった。

出力電圧の変化(縦軸)と総ドーズ量(横軸)の関係。Texas Instruments(TI)の電圧レギュレータIC(通常品)「LM317KTTR」の例。ドーズ率ごとに測定結果をプロットしてある。「HDR」とあるのは高ドーズ率での測定結果(提供：NASAのD. Chen氏)

　このほか、National SemiconductorのオペアンプIC(低ドーズ率での耐放射線品)「LM158AJRQMLV」、Linear Technologyの高精度5V基準電圧源IC(高ドーズ率での耐放射線品)「RH1021」などでも同様の傾向を得た。

ELDRSの効果(EF:Enhancement Factor)(縦軸)とドーズ率(横軸)の関係。National SemiconductorのオペアンプIC「LM158AJRQMLV」、Linear Technologyの高精度5V基準電圧源IC「RH1021」、Linear Technologyの2.5V基準電圧源IC「RH1009」、Texas Instruments(TI)の電圧レギュレータIC「LM317KTTR」の測定結果をプロットした。赤い点線はEFが1.5の水準で、EFが1.5以上を示す半導体チップは、ELDRSの特性を示すとみなされる(提供：NASAのD. Chen氏)

　ELDRSがどのようにして発生するかのメカニズムは、詳しくは分かっていない。現在考えられているモデルは、高ドーズ率のときには酸化膜中に広く分布した欠陥(正孔準位)が放射線の電荷をキャンセルするので、結果として劣化が始まる総ドーズ量が高くなるというものである。

　なおここでご紹介した半導体製品が放射線に特に弱いというわけではない。念のため、お断りしておく。

　次回のNSREC(NSREC 2012)は米国フロリダ州マイアミで2012年7月16日～20日に開催される。放射線が半導体チップに与える影響とそのメカニズムには、まだ理解がおよばない部分が少なくない。来年のNSRECでは、メカニズムの解明がさらに進むことを期待したい。