スタンフォード大、非シリコン製のメモリ-論理回路密着型チップを開発

メモリ-論理回路の4層積層チップ(Credit: Max Shulaker)

　米スタンフォード大学のSubhasish Mitra准教授らの研究チームは15日、2層のメモリを2層の論理回路で挟み込んだ4層構造の“高層チップ”のプロトタイプを試作したと2014 IEEE International Electron Devices Meeting (IEDM)で発表した。

　既存技術の延長ではプロセスの縮小が困難になってきている中、トランジスタをより高密度化する方法としては、チップを積層化する方法がある。メモリチップを2層化すれば、面積あたりの容量は2倍になる。

　これに対して、スタンフォード大のチームが今回開発したのは、トランジスタの密度を上げるというより、メモリと論理回路を密接させることで、少ない消費電力でデータ転送速度を向上させることを狙ったもので、現行の技術より遙かに高性能なチップを製造できるという。

　この革新的チップの実現には3つの新しい技術が寄与している。1つ目は、論理回路の材料で、従来のシリコンではなくカーボンナノチューブ(CNT)を用いた。CNTトランジスタはシリコンよりも漏れ電流を抑えられるが、量産が難しい。そこで同チームは、既存の手法でクオーツウェハ上でCNTを生成した後、テープとして機能する金属フィルムを用いて、CNTをクオーツウェハから剥がし、シリコンウェハへと乗せた。そして、集積度を上げるため、この作業を13回繰り返し、半導体企業のものより劣る大学内の製造設備を用いつつ、これまでに作成されたCNTトランジスタとして、最も高密度で高性能なものを実現した。

　もう1つの技術的な躍進は、メモリの素材で、こちらもシリコンではなく、窒化チタニウムと酸化ハフニウム、およびプラチナを用いRRAM(Resistive RAM)を採用した。RRAMも現行のDRAMより消費電力が少なくて済むが、より低い温度で製造できるという特徴もある。

　現行のシリコンベースの論理回路とメモリを用いた場合、ダイを密着して接合するには、シリコンメモリ層の生成に1,000℃以上の温度が必要であるため、論理回路が融解してしまう。そのため、これらを積層するには、別々に製造した上で、消費電力や転送速度の上で制約になる銅線で内部を結線する必要があった。

　これに対して今回作成されたメモリは、低温で生成できるため、論理回路の上に直接乗せることができる。そしてメモリ層を作成しながら、論理回路へのインターコネクトを穴開けして、接続することで高速な転送速度を実現した。