Xilinxは6月22日、28nmプロセスを使った次世代のFPGAであるXilinx 7シリーズを発表した。これに先立つ6月21日、日本法人のザイリンクス株式会社において記者発表会を開催して、このXilinx 7シリーズの詳細を説明したので、簡単にレポートしたい。

　まず説明に立ったのはXilinx本社のVictor Peng氏。Xilinx 7シリーズの開発の総責任者である。そのXilinx 7シリーズであるが、28nmプロセス上で、新たに3つの製品ラインナップを用意することが明らかにされた(図02)。

　まず28nmプロセスにおける最大の課題は消費電力の削減であるとし、これを実現した上で、さらに性能の向上や利用可能なロジック容量の拡大、コスト低減などを図るのが主たる目的である、とした(図03)。実際Xilinx 7シリーズは40/45nmプロセスを使う前世代に比べて、大雑把に2倍の能力となっている。つまり消費電力を半減させることに成功しており、このため同じ消費電力枠なら2倍の動作周波数にすることもできれば、ロジック数を2倍(実際は2.5倍)にすることも出来る。またプロセスの微細化により、同じダイサイズで2倍以上のロジックセルが使えるので、逆にロジックセル数が一定なら価格を半分にすることができるというわけだ。

【図2】Virtex-7のハイエンドは200万ロジックセルに達するが、これはあくまでトップエンド製品の話	【図3】トップエンドではデータセンタークラスになるが、こちらはこちらで消費電力削減が厳しいし、ローエンドは民生機器だからやはりバッテリー寿命を延ばすためにも消費電力削減が必要になる。消費電力削減は、もはや全マーケットで必須の項目である、との事	【図4】灰色の楕円がASIC/ASSPマーケット全体であり、このうちFPGAでこれを代替できるのが40/45nm世代では中央の細い破線程度だったのが、Xilinx 7では一回り大きな太い破線程度に広がったという図。もっともこれはあくまで模式図なので、面積とかは適当である

　以上を踏まえた上で、新たに3つのファミリーが展開されることになった(図05)。引き続きVirtexはトップエンド製品向けのブランドとして残る。当然ながらロジックセル数とかトランシーバ性能、動作周波数などはVirtex-6より一回り上になるし、なので価格も相変わらずハイエンドである。これを補完するのが、ミドルレンジであるKintex-7で、性能とかロジックセル数は従来のVirtex-6と同等に抑えられている。ただしプロセス微細化の恩恵を受けたことで、コストと消費電力を半減させた形である。従来のVirtex-6を、より使いやすくした製品といえる。最後のArtix-7はSpartan 6を置き換える形になる。一応Xilinx的には、Virtex-7はこれまでVirtex-6でも能力が足りないようなマーケットを狙い、Kintex-7が従来Virtex-6が担ってきたマーケットの代替、Artix-7が民生向けといった形の展開を狙っているようだ(図06)。

　今回の最大の特徴は、(28nm HKMGプロセスに加えて)Unified Architectureを採用したことにあるとも言える。これによるメリットとして示された例は、シリーズ展開が行ないやすいというものだった(図07)。これはあくまで一例としていたが、こうした展開が行ないやすい(従来はあくまでVirtexの中だけ、あるいはSpartanの中だけで多少構成の自由度がある程度だった)のは、従来から大きく変わった点といえる。

　ちなみに4月に発表があったEPPであるが、これに関しては全てのプラットフォーム(つまりVirtexのみならずKintex/Artixまで)で利用できるようになる、という話であった(図08)。

　ちなみに省電力のための仕組みだが、単に28nm HKMGを使うから低消費電力という話ではなく、Clock Gating/Logic Gatingとか、さまざまな省電力技法を組み合わせて実現できたとの事(図09)。省電力に関しては、スタティック電力を65%、ダイナミック電力を25%以上、I/O電力を30%以上削減することで実現できたという話であった(図10)。

【図5】なぜSpartanが落ちたのか、というとXilinx 7シリーズではVirtex-7と同じアーキテクチャで上から下まで統一するという形になっており、Spartanシリーズは従来Virtexと互換性がない(サブセットといったところ)事を踏まえ、今度はUnified Architectureで有ることを強調するために、あえてSpartanの名前を継承しなかったとの事	【図6】新規市場としては、例えば3D TVのようにこれまで存在しなかったマーケットに向けたもので、消費電力を半減させたことでこうしたマーケットでも使えるようになるとのこと。デジタルカメラに関しては後述	【図7】上の例は超音波診断装置のIPをまずKintex-7で作った例である。Virtex-7でそのIPをそのまま利用すれば、多チャンネルの高性能な製品が作れるし、逆にArtix-7に持ってゆけば携帯型低コスト製品になるというわけだ。あるいは下段のように、ベースとなるLTEの2x2の基地局向けIPをKintex-7(というか、元々はVirtex-6で動いていたもの)上で稼動させた後で、Virtex-7にこれを移植すれば8x8の大規模基地局になるし、あるいはArtix上に持ってゆけばフェムトセルの構築が出来るという例
【図8】登場時期などは現時点ではまだ未公表。ちなみにEPPはDual Cortex-A9の構成だが、Virtex/KintexはともかくArtix-7には明らかにパワーがありすぎる気がする。この点を後でPrzybus氏に問いただしたところ、現在はARMとの契約の関係でDual Cortex-A9以外の構成はありえないとの事。ただ、Artixは十ドル以下とかの価格レンジを狙っているから、そこから考えるとバランスが悪いのは明白で、なので長期的にはまた何かあるかも、とのことだった	【図9】個別の技術そのものは、最近のプロセッサなどとほぼ同じである。ちなみにファウンダリとしてはTSMCのみを利用するため、HKMGはGate Lastになる。ちなみに他のファウンダリを使うアイディアに関して、長期的にはまた別のファウンダリを使う可能性はあるが、少なくとも現状はTSMCのみで考えているとの事。まぁCommon Platform Allianceの場合、HKMGがGate Firstになるから、28nm HKMGといってもまるで互換性がないので、簡単に移行は難しいだろう	【図10】I/Oのみ少しスケールがおかしいが、これはI/O消費電力低減に一番効果があるのは電圧の引き下げだから。ただI/Oだけに相手も一緒に電圧を下げてもらわないと意味が無いわけで、逆に「I/O電圧はどうしても2.5Vが必要」という話になったら、これを勝手に1.5Vとかに下げるわけに行かないから、どうしても省電力の効果は限られる事になる。このあたりを勘案して、それでも平均で30%程度は引き下げに成功したという話である

【図11】Director, Product MarketingのBrent Przybus氏

　ここで説明者はBrent Przybus氏に代わり(図11)、実際にXilinx 7ファミリーを使った場合の例が紹介された。

　1つめは、ハイエンドのInterlaken bridgeである(図12)。ハイエンドのルーターなどに多用されるもので、これまではASICを使って構成される事が多かったが、これをVirtex-7で置き換えたシナリオがこちら(図13)である。一般にASIC/ASSPと比較した場合、FPGAは10倍効率が悪いなどとよく言われることである。今回の場合、ASICは65nmプロセスで製造されており、28nmのVirtex-7と比較した場合、同じダイサイズなら大雑把にトランジスタ数が6倍程度になる計算である。恐らくダイサイズはVirtex-7の方が大きいと思われ、その意味では相変わらず10倍のギャップは健在だともいえるのだが、逆に言えば65nm世代のASICならばもうFPGAで完全に代替可能になった、と考えるのが実情にあっているだろう。CPUなど先端製品を別にすると、65nmというプロセスはまだファウンダリでも先端プロセス扱いされる範疇であり、開発コストもそれなりにかかる事を考えると、個数によってはVirtex-7の方が経済的といえるレベルになってきたのはなかなか興味深いものがある。

【図12】Interlakenとは、100Gbps超の伝送速度をカバーできる、スケーラブルなチップ間インターコネクトの規格である。プロトコルなどはこちらから入手可能	【図13】消費電力は、最適化をかけないと42W以上になるが、電力最適化を行なうことでASICと同等の30W台まで下げられた、という話	【図14】現行では368MHzで駆動されているが、将来の性能向上に対応するために491MHzまで動作周波数を上げられるようにすると共に、コストを下げる事が求められた
【図15】内部構成は当然同じで、IPそのものはVirtex-6で使われていたものを再利用する形になるが、Kintex-7に交換することで消費電力を下げられたため、同じ8.7Wが許容されれば491MHzまで動作周波数を上げられるめどが立ったという話。またチップコストも大幅に下がったため、システムコスト低減にも繋がった	【図16】デジタルカメラではしばしばカメラ制御用ASICを各社が自前で製造することがほとんどである。かつてはNuCoreのような、汎用カメラプロセッサを提供するベンダーもあったが、採用例が少なかったのは、結局各社とも自前でこのあたりが差別化のポイントになると考えているからだろう。ただカメラもモデルチェンジが早いだけに、大枚を叩いてASICを起こして、ところがモデルチェンジですぐに使えなくなってしまったという事態はやはり避けたいところで、それが要件の“ICの陳腐化を回避”になるわけだ	【図17】もちろんArtix-7を使う必要があるレンズというのは、それほど多くないかもしれないが、それでも今までは全く入り込むことが出来なかったマーケットだけに、有望という事なのだろう

　次がKintexを使った例である。元々はVirtex-6を使って構成していた2x2のLTE基地局向けの回路があり(図14)、これをKintex-7で代替することにより、追加要件をカバーしつつシステムコストも下げられた、というものである。

　一方Artix-7は新規アプリケーションの例である。先ほどデジタルカメラがターゲットとして上げられていたが、その具体例である。具体的には汎用IC+ASSPを使ってこれまで実装されていたレンズ制御を、Artix-7を使ってワンチップで実現したというケースである(図17)。これはあくまでレンズ制御のみに使ったケースだが、他にもカメラなどでASIC/ASSPを置き換えられる機会は多いと考えているようだ。

【図18】しかしながら、Virtex-6/Spartan-6からの移行は楽でも、それ以前の世代からの移行はもう少し手間であろう	【図19】Virtex-6を使って簡単なMCUを作りました、という感じの構成である。実際にはこんな無駄な構成はありえない(そこらで8bit MCUを買ってくるほうが3～4桁安い)のだろうが、評価用には便利だろう	【図20】ここでNew Projectを選び、次いで既存のVirtex-6用のNetlistを指定して入力、変換するという仕組み

【図21】これはフロアプランの表示だが、他にも階層構造の表示なども行なえることが示された	【図22】右のリスト表示の89/90行の表示に注目。CPU時間にして2分53秒、待ち時間は3分5秒であった

　ただここで問題になるのは、「これまで開発してきたリソースがどの程度利用できるのか」という事で、これについても紹介があった(図18)。例として示されたのは、MicroBlazeとAXI4を使ったシステムである(図19)。利用するのはPlan Aheadという現在開発中のツールで(図20)、Spartan-6用のNetlistを読み込んで変換、物理レイアウトをその場で確認することができる事が示された(図21)。ここで特筆すべきは変換が極めて高速な事で、実際Przybus氏のノート(機種までは不明だが、見た限り普通のA4サイズのノートだった)上で、3分そこそこで変換が出来ることが示された(図22)。従来なら数日単位で掛かっていた作業が分単位で終わることで、開発を迅速に行なえるようになる、というのがPrzybus氏のメッセージである。

　ちなみにこのXilinx 7ファミリーであるが、まずVirtex-7、次いでKintex-7、最後にArtix-7という順番で出荷されるとの事。現在もラボでは製品の検証作業を行なっているが順調であり、2011年の第1四半期には製品(つまりVirtex-7の最初のグループ)の出荷が開始される予定との事だった。