ニュース

東芝、“世界最高の電力性能”を実現したSTT-MRAMを開発

〜高速で電力遮断/復帰させることでSRAM比で10分の1の消費電力に

開発されたp-STT-MRAM回路

 株式会社東芝は、スピン注入磁気メモリ(SST-MRAM)を用いた、4Mbクラスの不揮発性メモリ回路の開発を発表した。

 同メモリ回路は、東芝と東京大学 中村宏教授(情報理工学系研究科)のグループと共同でNEDO(新エネルギー・産業技術総合開発機構)の「ノーマリオフコンピューティング基盤技術開発プロジェクト」として開発が進められているもの。

 アクセスタイム3.3nsという高速性能を維持しつつ、従来の混載メモリ(SRAM)比で10分の1以下という超低消費電力動作が可能としており、東芝では、高性能なプロセッサやSoCのキャッシュメモリとして利用することを想定している。

 現在半導体チップでは、キャッシュとして使われる揮発性メモリ(SRAM)が容量増大とともに消費電力が増加しており、チップの消費電力削減において大きな課題となっている。

 特にメモリ内部のリーク電流に起因した消費電力量が大きく、東芝では、現在利用されているSRAMを、動作に必要な部分以外の電力を積極的に遮断する「ノーマリオフ(低消費電力)」動作に対応できる不揮発メモリに置換するため、磁気トンネル結合を利用した不揮発性磁性体メモリの開発を行なってきた。しかし、メモリアレイ回路がノーマリオフ動作を実現しても、SRAMと比較して書き込み時の電力やメモリ周辺回路が消費する電力が大きいため、キャッシュメモリ全体としての消費電力は依然として大きいままとなっていたという。

 そこで東芝では、今回100ns未満で高速電力遮断/復帰が可能なメモリ制御回路を開発し、メモリ動作状態に応じて動作に必要な部分以外を高速で電源遮断することでノーマリオフ動作状態に近づけた。さらに効率的な電源遮断のため、メモリアクセスパターンを監視して次のアクセスパターンを高い確率で予測するアルゴリズムも開発/内蔵させることで、あらゆる種類の混載メモリと比べて世界最高の電力性能を実現したとする。

 より詳細な技術の内容は、米サンフランシスコで開催される「半導体回路国際会議(ISSCC」にて、2月2日(現地時間)に発表される予定。

(佐藤 岳大)