東芝、キャッシュ向けの低電力STT-MRAMを開発

新開発STT-MRAMの消費電力

　株式会社東芝は10日、プロセッサのキャッシュをターゲットとした低電力不揮発性磁性体メモリ(STT-MRAM)を開発したと発表した。

　今回開発したのは、垂直磁化方式のSTT-MRAMをベースに、メモリ構造を改良し、30nm以下に素子の微細化を行なった新方式を採用。従来のSTT-MRAMは高速化と省電力化が相反する関係にあったが、新設計のSTT-MRAMでは消費電力を下げつつ動作速度の向上に成功した。

　特に省電力面では、動作時の電力消費量を従来の10分の1程度に低減。さらにリーク電流のパスがない回路を新たに設計し、動作時/待機時ともにリーク電流がゼロになる「ノーマリオフ回路構造」を実現した。

　モバイル向けのプロセッサは、高性能化に伴い、内部キャッシュの容量が増大し、そこに使われるSRAMリーク電流に起因する電力消耗の増加が課題だった。そこでSRAMの代わりとしてMRAMが検討されてきたが、従来のMRAMは待機時のリーク電流が少ないものの、動作時の電力が大きく、結果としてSRAMより消費電力が大きくなる問題があり、キャッシュとしての導入の障壁となっていた。

　今回、高速化と低消費電力化を両立したSTT-MRAMを開発したことで、プロセッサの電力削減の可能性を示すとともに、さらに改良を加えるなど、実用化に向けた研究開発を加速する。

　なお本技術は、NEDO(新エネルギー・産業技術総合開発機構)のノーマリオフコンピューティング基盤技術開発プロジェクトの成果を含んでおり、12月10日から米国サンフランシスコで開催されるIEEEの電子素子に関する国際学会「IEDM」にて、現地時間の12月11日と12日にあわせて3件の論文でも発表される。