米国の大手半導体ファウンドリ(半導体製造請け負いサービス)企業GLOBALFOUNDRIESは、同社の最高経営責任者(CEO)を務めるダグラス・グロース(Douglas Glose)氏が来日したことに伴い、5月27日に東京で報道機関向けの説明会を開催した。

　GLOBALFOUNDRIESは、大手マイクロプロセッサメーカーのAMDが製造部門を分離するとともにアブダビ首長国の投資会社ATIC(Advanced Technology Investment Company)が出資することで2009年3月に設立された。

　当初は最先端の高性能LSI向けプロセスを中心に事業を展開するとしていたが、その後、2009年9月に親会社のATICがシンガポールの大手半導体ファウンドリChartered Semiconductor Manufacturing(Chartered)の買収で同社と合意したことから、2010年1月にはCharteredとGLOBALFOUNDRIESが合併し、統合会社として米国カリフォルニアのシリコンバレーに本社を構えるGLOBALFOUNDRIESが誕生した。合併により、GLOBALFOUNDRIESは最先端の高性能プロセスだけでなく、低消費電力プロセスや旧世代のプロセスなども手掛ける総合的なファウンドリ企業となった。

　米国の市場調査会社IC Insightsの調べによると、2009年の半導体ファウンドリ売上高ランキングでCharteredは3位で売上高15億4,000万ドル、GLOBALFOUNDRIESは4位で売上高が11億100万ドルと推定されている。CharteredとGLOBALFOUNDRIESの合併によって新生GLOBALFOUNDRIESの売上高は単純合計で26億ドルとなり、半導体ファウンドリのランキング2位で2009年の推定売上高28億1,500万ドルの台湾UMCに匹敵する存在となった。

2009年～2010年におけるGLOBALFOUNDRIESの主要な出来事	新生GLOBALFOUNDRIESの概要

　旧GLOBALFOUNDRIESは2009年3月の発足当初、顧客としてはAMDだけの状態で事業を開始した。2009年7月には初めての新規顧客としてSTMicroelectronicsから製造委託を受注したことを公表している。40nmのバルクCMOSプロセスによる半導体製品を2010年から製造する。その後、2010年1月にはQualcommから携帯電話端末向けLSIの製造を受託した。こちらは45nmプロセスと28nmプロセスで製造する計画である。続く2010年2月にはCPUコアベンダーのARMと、Cortex-A9コア向け28nmプロセスの共同開発で提携したことをGLOBALFOUNDRIESは公表した。

　ファウンドリ事業の根幹を支える生産ラインは、直径300mmのシリコンウェハを処理する300mmラインと、直径200mmのシリコンウェハを処理する200mmラインをそれぞれ複数本、所有する。300mmラインは量産中のラインが2本、建設中のラインが1本ある。量産中の300mmラインは「Fab1」(ドイツのドレスデンに所在)および「Fab7」(シンガポールに所在)と呼ばれており、Fab1は45nm以降の最先端プロセスを担当し、Fab7は130nm～40nmのプロセスを担当する。200mmラインは製造技術の世代としては古いライン。0.6μm～0.11μm(110nm)のプロセスをカバーする。

　建設中の300mmラインは「Fab8」と呼ばれており、米国ニューヨーク州サラトガ郡で工事が進んでいる。28nm以下の次世代最先端プロセスを担当する。最初の製品は28nmプロセスで2010年後半に量産を始める計画となっている。

300mmラインの概要。欧州、アジア、米国に生産拠点を構えることで地理的なリスクを最小化する	200mmラインの概要	米国ニューヨーク州サラトガ郡に建設中の300mmライン「Fab8」

　半導体製造技術では動作性能と消費電力のトレード・オフを勘案し、スーパー高性能プロセス(SHP：Super High Performance)、高性能プロセス(HP：High Performance)、汎用プロセス(G：Generic)、低消費電力プロセス(LP：Low Power)、スーパー低消費電力プロセス(SLP：Super Low Power)の5種類のバージョンを用意する。最先端プロセスでは45nmのSOI SHPプロセスと65nmのバルクGプロセス、65nmのバルクLPプロセス、45nmのバルクLPプロセスを量産で提供している。

　今後は2010年第2四半期に40nmのバルクLPプロセス、同年第3四半期に32nmのSOI SHPプロセス、同年第4四半期に28nmのバルクHPプロセスで生産を始める。2011年第1四半期からは、40nmのバルクGプロセスと28nmのバルクSLPプロセスを生産する計画である。

最先端製造技術のロードマップ。32nmプロセスと28nmプロセスではすべて、高誘電率膜/金属ゲート(HKMG)技術を導入する。現在量産中のプロセスおよび40nmプロセスは、従来技術の延長となる多結晶シリコン系ゲート技術	32nm SOI SHPプロセスの概要。AMDの最先端CPU向けであることが分かる。この資料はAMDが2009年11月11日に開催した説明会「Financial Analyst Day」のもの	28nm バルクHPプロセスの概要。この資料はAMDが2009年11月11日に開催した説明会「Financial Analyst Day」のもの

用途別と技術ノード別にみた製造プロセスの提供状況	外部企業とのパートナーシップ。左上の円は、IBMを中心とする製造技術の共同開発プロジェクトに参画している企業群。左下の円は、GLOBALFOUNDRIESと協力関係にあるLSI設計ツールベンダーとIPコアベンダー

　半導体製造技術のさらに将来については、ArF液浸リソグラフィ技術と二重露光(ダブルパターニング)技術を組み合わせることで、22nm/20nmプロセスまでは実現できるとの見通しをダグラス・グロース氏は述べていた。次世代のリソグラフィ技術として研究開発が進められているEUV(極紫外線)リソグラフィは、16nm以降の機が熟した時期に導入されていくとしている。