Intel、Xeon Platinumの新アーキテクチャを公開

Intelが公開したXeonスケーラブルプロセッサ・プラットフォームの構造(出典: Intel)

　米Intelは15日(現地時間)、開発コードネーム「Skylake-EP」で知られてきた次世代データセンター向けプロセッサとなる「Xeonスケーラブルプロセッサ・プラットフォーム」の概要を公開した。

　同社はすでに次世代Xeonのブランド名をXeonスケーラブルプロセッサ・プラットフォームに、そして従来はE7、E5、E3だったサブブランド名をPaltinum、Gold、Silver、Bronzeとすることを明らかにしていた(“Skylake”アーキテクチャ採用次世代Xeon E7プロセッサは「Xeon Platinum」に参照)が、今回そのアーキテクチャの概要が明らかになった。

リング型からメッシュ型へとインターコネクトのアーキテクチャを変更し、広帯域・低遅延を実現

　現在のデータセンター向けCPUとなるXeonプロセッサ E7/E5 v4ファミリー(開発コードネーム：Broadwell-EX/EP)の後継製品となるのがSkylake-EPだ。

　今回明らかにされたのは、そのプロセッサ内部のアーキテクチャ、とくにコアやメモリコントローラ、PCI Expressコントローラを接続するインターコネクトの仕組みだ。

　Intelの現行製品、データセンター向けで言えばXeon E7/E5 v4(Broadwell-EX/EP)、クライアント向けで言えば第7世代Coreプロセッサ(Kaby Lake)のいずれも、インターコネクトは、同社がリング(Ring)と呼ぶ環状インターコネクトになっている。データセンター向けXeonでは、コア数や各種コントローラの数が多いため、リングは1つでなく、2つになっており、そのリング同士が接続する形のアーキテクチャになっていた。

昨年公開されたXeon E7 v4(Broadwell-EX)のダイ構造。リングアーキテクチャではリング2つが、それぞれバッファで接続される形になっており、一番遠いところにあるコントローラやダイへのアクセスに時間がかかっていた(出典: Intel)

　これに対して、Xeonスケーラブルプロセッサ・プラットフォームでは、リングに替えてメッシュインターコネクトを採用。これは、網の目のようなインターコネクトになっており、行列それぞれを移動してコアとコア、コアとコントローラ間でデータのやりとりを行なうことが可能になっている。

　従来のリングアーキテクチャに比べて、他のコアやコントローラとより短いパスでやりとりを行なうことが可能になり、低遅延で広帯域を実現しているとIntelでは説明している。

メッシュインターコネクトはCPUコアデザインの自由度とLLCの効率利用にも効果がある

　Intelによれば、メッシュインターコネクトを採用することで、CPU設計時にコア数の増減がより容易になる。リングインターコネクトの場合には、コア数を増やすと、リングの数も増えるため、リング間接続にバッファなどを搭載する必要があり、設計が複雑になっていた。

　メッシュインターコネクトの場合には、縦/横にメッシュを増設していけばいいだけなので、よりコア数が多いCPUを設計することが容易になる。

　メッシュインターコネクトは大容量のLLC(Last Level Cache)の性能を引き出す観点でも効果がある。XeonのCPUコアは、特定のコアだけが使えるL1/L2キャッシュと、他のCPUコアと共有するLLC(Last Level Cache、L3キャッシュ)を備えている。LLCにあるデータに別のコアからアクセスする場合、とくにリングが2つあるCPUでは、反対側のリングにあるCPUのLLC内のデータにアクセスするのに大きな遅延が発生してしまう。

　そのため、プログラミングにおいても、プログラマがそれを意識した設計にする必要があるが、メッシュインターコネクトの場合にはLLCへの遅延も削減されるので、プログラマがコードを書き換えなくても最適な性能を発揮することができる。

　IntelはXeonスケーラブルプロセッサ・プラットフォームをいつ立ち上げるのかは明らかにしていないが、内部のアーキテクチャが発表されたことでさほど遠くない時期だと考えられる。

　AMDは、1つのCPUで32コア/64スレッドのZenベースのデータセンター向けプロセッサ「EPYC」(エピック)を6月20日に発表することを明らかにしており(AMD、データセンター向けプロセッサ“Naples”の正式名称を「EPYC」に参照)、ここ数年無風となっていたデータセンター向けのCPU市場の競争が激しくなっていくと予想されるだけに今後の動向は要注目だ。