NVIDIA、Tegra X1後継のSoC「Parker」を発表

Parkerの構成

　米NVIDIAは22日(現地時間)、自動運転車両向けプラットフォーム「DRIVE PX2」に搭載される高性能SoC「Parker」を米カリフォルニア州クパチーノで開催されているHot Chipsカンファレンスにて発表した。

　ParkerはTegra X1の後継モデルで、CPUにARM v8アーキテクチャの「Denver 2.0」を2基と、ARM Cortex-A57ベースの4コアCPU、そしてPascal世代の256コアGPUで構成。DRIVE PX2ではこのParker SoCを2基搭載し、なおかつPascal GPU単体で2基加えて実装している。

　Parkerの仕様は下表の通り。

　Parkerは1.5TFLOPSの性能を備えており、1TFLOPSだった前世代のTegra X1から大きく性能が向上。2基のDenver 2.0と4コアのARM Cortex-A57により、マルチコアのモバイルプロセッサに対して50～100%の性能を発揮するという。また、最大8基の仮想マシンをハードウェアでサポートする。

　Parkerを搭載したDVRIVE PX 2は、複雑なディープラーニングのアルゴリズムにおいて秒間24兆回のオペレーションを実行可能としており、スーパーコンピュータレベルの性能を発揮。自動運転においてさまざまな状況で必要となってくる安全なナビゲーションを提供する。

　DRIVE PX2は既に80以上の自動車メーカーやサプライヤー、研究所などが自動運転用途で研究を始めており、ボルボはDRIVE PX2によるテストをXC90 SUVにて来年に実施予定という。