福田昭のセミコン業界最前線
「次世代大容量メモリ」からこぼれ落ちた、強誘電体メモリの過去と現在
（2016/1/25 12:10）
かつて、強誘電体メモリは大きな期待と注目を集めていた。フラッシュメモリが半導体の研究開発コミュニティに登場したばかりの頃。データを電気的にバイト単位で書き換えられる不揮発性の半導体メモリは、EEPROMしかなかった。今から30年ほど前、1980年代後半のことだ。
EEPROMは、記憶容量当たりのコストがDRAMに比べると遥かに高かった。原因は大きく2つある。1つは、記憶用トランジスタのゲート酸化膜を、極めて薄くしなければならなかったこと。もう1つは、データの書き込みと消去に高い電圧を必要としたこと。いずれも、製造プロセスが難しく、時間がかかるものとなり、コストが上昇した。1個のメモリセルが2個のトランジスタ(セル選択用トランジスタとデータ記憶用トランジスタ)を必要としたことも、シリコンダイ面積を広げ、製造コストを押し上げた。
そしてEEPROMはデータ書き込みの動作がきわめて遅く、しかも書き込みに必要な消費電流が少なくなかった。それでも当時、データを電気的にバイト単位で書き換えられ、しかも電源を切ってもデータが消えない性質(不揮発性)を備えた半導体メモリはEEPROMしかなかった。
不揮発性のメモリを実現する手段はもう1つある。低消費電流品のSRAMを電池でバックアップすることだ。SRAMは消費電流を下げると速度が低下する。さらに、記憶容量当たりの単価は、原理的にはEEPROMよりも高い。もちろん、DRAMよりも遥かに高い。しかも電池の寿命がある。それでも当時は、組み込み機器を中心に電池バックアップのSRAMが利用された。SRAMは書き込み速度がEEPROMに比べると遥かに高いからだ。CPUクロックの1サイクルで、データを書き込むことができた。
半導体メモリのユーザーはこのような不便な状況に満足していなかった。1980年代の時点ですら、「次世代の大容量不揮発性メモリ」が強く所望されていた。要件は以下のようなものだ。記憶容量はDRAMと同等以上で、不揮発性を備える。データの読み書きはもちろんバイト単位で。読み書きの速度は中速品のSRAMに近いことが望ましいが、低速品(電池バックアップ用の低消費電流品)のSRAMくらいでも許容できる。そして記憶容量当たりの製造コストはEEPROMよりも低く、できればDRAMと同等であることが望ましい。
そのような状況の中、1987年の国際学会IEDMと1988年の国際学会ISSCCで、強誘電体不揮発性メモリ(FeRAM)の試作チップがそれぞれ発表された。IEDMでは記憶容量が512bitのメモリを技術開発ベンチャー企業のKrysalis Microelectronicsが、ISSCCでは記憶容量が256bitのメモリをこれも技術開発ベンチャー企業のRamtron Internationalが公表したのだ。
続く1989年の国際学会ISSCCでは、KrysalisとSignetics(当時の大手半導体メーカーの1社)の共同研究チームが、記憶容量を16Kbitと一気に高めた強誘電体不揮発性メモリを試作してみせた。これで、強誘電体メモリに対する研究開発コミュニティの関心が一気に高まった。「次世代大容量不揮発性メモリ」の候補技術として、強誘電体メモリが急速に浮上した。より正確には、大容量の不揮発性RAMが初めて、現実味を帯びてきた。これは衝撃的な出来事だと言える。
強誘電体メモリの「可能性」に日本の半導体メーカーが群がる
当然ながら、技術開発ベンチャー企業が発表したこれらの研究成果は、半導体メモリの大手企業を強く刺激した。1989年当時の半導体メモリ大手とは、主に日本の半導体メーカーである。数多くの半導体メーカーが強誘電体不揮発性メモリの研究開発に参入した。
その結果、1990年代後半から2000年代前半にかけては、国内外の著名な半導体メーカーによる、強誘電体不揮発性メモリ(FeRAM)の研究開発成果が国際学会を賑わすこととなった。
半導体チップの要素技術(デバイス技術とプロセス技術)を発表する国際学会のIEDMでは、1987年～1996年にはFeRAM関連の発表は1件、あるいは0件に留まっていた。それが1997年にはいきなり、9件もの研究発表を迎えることになる。IEDMの歴史ではFeRAMに関する過去最大の発表件数であり、現在に至るもこの件数を超えた年度は存在していない。
強誘電体メモリの原理と特徴
ここで一旦、「FeRAM(強誘電体不揮発性メモリ)」の原理と特徴をおさらいしておこう。「強誘電体」とは、「強誘電性」を備える材料を指す。そして「強誘電性」とは、「常誘電性」と対になる性質である。
誘電体では通常、正電荷と負電荷がランダムに分布しており、全体では極性を持たない。ここで誘電体に外部から電圧(電界)を加えると、内部の電荷(正電荷と負電荷)が電界を打ち消すように分かれて並ぶ。これを「分極」と呼ぶ。具体的には、外部電極の正極側に負電荷が集まり、負極側に正電荷が集まる。
電圧(電界)の印加をやめると、正電荷と負電荷の分布はランダムな状態に戻り、分極は消え去る。これが「常誘電性」であり、このような性質を備える誘電体を「常誘電体」と呼ぶ。
誘電体の一部には、外部電圧(外部電界)の印加をやめても分極が残る材料が存在する。このような性質を「強誘電性」と呼び、強誘電性を備えた材料を「強誘電体」と呼ぶ。なお外部電圧の印加をやめた状態で残った分極を「残留分極」と呼ぶ。
「残留分極」の極性(向き)は、外部電圧の極性(向き)に依存する。従って薄い膜状の強誘電体の表面に対して垂直に与える外部電界の向きを180度変えることで、論理値の「高(あるいは1)」と「低(あるいは0)」に対応する残留分極を作り出せる。この原理を利用することで、不揮発性メモリ(電圧の印加をやめても論理値が残るメモリ)を実現できる。
強誘電体不揮発性メモリ(FeRAM)のメモリセルは、1個のセル選択トランジスタと1個の強誘電体キャパシタで構成可能だ。この構成はDRAMのメモリセルと似ている。DRAMのメモリセルは、1個のセル選択トランジスタと1個の常誘電体キャパシタで構成されている。このことから「原理的には、DRAMと同等の高い記憶密度を有する不揮発性メモリを作れる」とのシナリオが生まれた。しかも電圧印加によって分極が発生するまでに必要な時間は、極めて短い。DRAMやSRAMなどと同等の高速なメモリアクセスが可能になると見込まれた。これらの特徴から強誘電体メモリは「究極のメモリ」とも呼ばれ、高い注目を集めた。
研究開発と量産の間に存在する深くて広い溝
ただし、現実は甘くなかった。いや、厳しすぎた。FeRAMの研究開発と製品化(量産化)の間には、深くて広い溝が存在していた。溝の正体は大きく分けると2つあった。1つは「劣化」、もう1つは「ばらつき」である。
FeRAMの記憶密度を高めるには、DRAMのメモリセルに近い構造が望ましい。1個のセル選択トランジスタと1個の強誘電体キャパシタで、1bitのデータを記憶する(1T1Cセル)。この構造だと、論理値の高低を決める参照用のメモリセルが最少でも1つは必要になる。
参照用メモリセルの強誘電体キャパシタには、データを読み書きする度に電圧が加えられる。つまり、データを記憶する通常のメモリセルに比べ、参照用メモリセルの強誘電体キャパシタに電圧が印加される回数は、遥かに多くなる。これは参照用メモリセルが最も早くに劣化し、読み書きが不可能になることを意味する。
参照用メモリセルの強誘電体キャパシタが極めて高い寿命を備えていれば、問題は解決する。しかし参照用メモリセルと記憶用メモリセルは同じ工程で製造するので、基本的には同じ寿命になる。従って参照用メモリセルだけが早期に劣化する。
加えて、強誘電体キャパシタ間の特性ばらつきが少なくないという問題が、開発者を苦しめた。ばらつきにはランダムなばらつきと、シリコンダイ内の位置の違いによるばらつきと、シリコンウェハ内の位置の違いによるばらつきがある。いずれもDRAMの常誘電体キャパシタに比べると、惨憺たる状況だった。1990年代の強誘電体薄膜の品質はそれほど高いものではない。原料の純度がそもそも、半導体の標準的な水準に比べると低かったからだ。
そこでFeRAMでは当初、2個のメモリセルを使って1bitのデータを記憶するメモリセル構造(2T2Cセル)で、製品化が進んだ。2個のメモリセルを、対(ペア)として扱う。仮にメモリセルAとメモリセルBのペアとしよう。セルAに論理値「高」を書き込むときは、セルBには論理値「低」を書き込む。データを読み出す時は、セルAの値とセルBの値を比較する。
こうすると、先ほどの2つの問題を大幅に軽減できる。まず、参照用メモリセルが存在しない。従って参照用メモリセルの劣化という問題が解消される。次に、ペアとなる2個のメモリセルは、シリコン上で極めて近い位置にレイアウトされる。半導体集積回路には、近い位置に存在する素子は特性のずれが非常に少ないという性質がある。この結果、「ばらつき」の問題が大幅に軽減される。
もちろん記憶密度の点では、2T2Cセルは不利だ。1T1Cセルに比べるとメモリセルの面積は2倍を超える。配線が増えるのでメモリセルアレイの面積は、さらに大きくなってしまう。それでも製造歩留まりを高めるには、2T2Cセルを採用せざるを得ない。このため、研究開発レベルの発表では1T1Cセルの大容量チップが披露されるにも関わらず、量産製品の記憶容量は国際学会で発表される試作チップよりもずっと少ない、というギャップが生じた。現在に至るもそのギャップはかなり開いたままだ。学会発表の最大容量が128Mbitであるのに対し、量産製品の最大容量は現在(2015年12月)のところ、4Mbitにとどまっている。
FeRAMの微細化を阻んだ「サイズ効果」
FeRAMの高密度化と大容量化を阻んでいる最大の問題は、「サイズ効果」だろう。半導体の最小加工寸法と設計ルールを微細化していく時、普通は微細化に合わせて素子各部の厚みを減らす。横方向の寸法(加工寸法)に対して厚み方向の寸法が長いと、正確な加工が難しくなるからだ。例えば130nmルールだと、厚み方向の寸法は200nmくらいが限界になる。特殊な加工技術を採用すれば、もっと厚くなっても加工は可能なのだが、製造コストが大きく上昇してしまう。半導体メモリの製造プロセスでは、高いコストの加工技術を導入することは、現実的ではない。
ところが、強誘電体材料の薄膜には、ある程度以上に薄くすると分極の量が急速に低下していくという重大な弱点があることが分かってきた。この性質を「サイズ効果」と呼ぶ。厚みの限界は、おおよそ100nm～200nmである。厚みの限界から逆算すると、設計ルールの限界はおおよそ130nmとなる。
ISSCCとIEDMの研究発表でも、設計ルールは最小で130nmに留まっている。研究開発レベルでの発表ですら、最小寸法が130nm未満にならなかったことは、「サイズ効果」が非常に深刻な問題であることを窺わせる。
1990年代後半から2000年代前半にかけて半導体メモリの研究開発コミュニティで発生した「FeRAMのブーム」は、2000年代の後半になると急速に萎んでいく。FeRAMの厳しい現実と、日本の半導体事業における収益悪化が重なり、FeRAMは「次世代大容量メモリ」の候補から脱落していった。代わって相変化メモリ(PCM)と磁気メモリ(MRAM)、抵抗変化メモリ(ReRAM)が研究開発コミュニティで台頭していくのは、本コラムで既に述べた通りだ。
強誘電体メモリは終わってしまったのだろうか。答えは「否」である。静かな逆襲が始まろうとしている。その詳細は、稿を改めて述べたい。