ISSCC 2009レポート

東芝が試作した128Mbit強誘電体不揮発性メモリのチップ写真

カンファレンス会期：2月9日～11日(現地時間)

会場：米国カリフォルニア州サンフランシスコ市
　　　　San Francisco Marriott Hotel

　半導体回路技術に関する世界最大の国際学会ISSCCが11日、無事に閉幕した。本レポートでは、次世代不揮発性メモリに関する開発成果の講演概要をお届けする。

●1.6GB/sec、128Mbitの強誘電体メモリ

　東芝は、1.6GB/secと極めて高速にデータを入出力でき、128Mbitと大きな記憶容量を備えた強誘電体不揮発性メモリ(FeRAM)を開発した(H. Shigaほか、講演番号27.5)。DDR2インタフェースを備えており、400MHzのクロックに対して入出力ピン当たり800Mbpsの速度でデータをやり取りする。入出力バスは×16bit構成なので、メモリ全体でのデータ転送速度は1.6GB/secとなる。

　試作したメモリのダイサイズは87.7平方mm。製造技術は0.13μmのCMOS、4層金属配線である。メモリセル面積は0.252平方μmとかなり小さい。電源電圧は1.7～1.9Vと、0.13μm技術としては低めに設定してある。動作時消費電流は150mA。

　強誘電体不揮発性メモリは通常、1個のセル選択トランジスタと1個の強誘電体キャパシタによって1個のメモリセルを構成する。データビットの記憶には、強誘電体の分極(電荷の偏り)が電源を切っても消えずに残る性質(不揮発性)を利用する。分極のスイッチング(電荷の移動)に要する時間が短いことから、低消費SRAMや低消費DRAMなどの代替候補となっている不揮発性メモリである。ただし強誘電体キャパシタには書き込みおよび読み出しの繰り返しによって分極特性が劣化するという弱点があり、スイッチング寿命の確認が欠かせない。

　東芝は以前から強誘電体不揮発性メモリを開発しており、2006年のISSCCでは64Mbitチップの試作結果を発表していた。このメモリチップはメモリセル構造に特長がある。セル選択トランジスタのソースとドレインの間に強誘電体キャパシタを接続し、さらに、隣接セル間でソースとドレインを共有する。このため非常に高密度なメモリセルアレイを実現できる。同社はこの構造の強誘電体不揮発性メモリを「Chain FeRAM」と呼ぶ。

　2006年に発表した64Mbitチップの微細加工寸法は128Mbitチップと同じ0.13μmで、ダイサイズは87.5平方mmである。128Mbitチップとほぼ同じ面積であることが分かる。すなわち128Mbitチップでは「Chain FeRAM」を基本に、メモリセル面積の大幅な縮小を始めとする高密度化がなされている。

　例えばセンスアンプ当たりのビット線数は64Mbitチップでは4本、ビット線当たりのメモリセル数は256個であったのに対し、128Mbitチップではビット線を8本に増やし、ビット線当たりのメモリセル数を128個に減らしている。これでビット線容量が半分に減る。さらにセンスアンプを2段構成とすることで、センスアンプの容量を半分に減らした。これらの工夫により、セルキャパシタの面積を縮小しながらも64Mbitチップと同等の読み出し信号電圧を確保した。

東芝が開発した強誘電体不揮発性メモリの例	東芝が開発した強誘電体不揮発性メモリにおけるビット線容量と読み出し信号電圧の推移

●32Mbit、6nsの磁気メモリ

　NECとNECエレクトロニクスの共同開発グループは、アドレスアクセス時間が6nsと高速で記憶容量が32Mbitと大きな磁気不揮発性メモリ(MRAM)を開発した(R. Nebashiほか、講演番号27.4)。

　MRAMは通常、1個のセル選択トランジスタと1個の磁気トンネル接合(MTJ：magnetic tunneling junction)素子でメモリセルを構成する。MTJの内部には磁気モーメントの方向が固定されている層と動きやすい層があり、動きやすい層の磁気モーメントの方向を変えることによってデータを記憶する。電源を切っても磁気モーメントは残るので、不揮発性メモリとなる。磁気モーメントの向きをかなり高速に変えられることと、MTJは原理的には劣化しないことから、低消費SRAMや低消費DRAMなどの代替候補となっている。弱点はスイッチング電流が比較的高いことで、何らかの工夫なしにはモバイル機器には使いづらいとされている。

　NECグループは記憶容量が1Mbitと少ないながら、アドレスアクセス時間が3.8nsときわめて高速なMRAMを試作し、2007年11月に国際学会で発表している。このMRAMは、2個のトランジスタと1個のMTJ素子で構成する独自開発のメモリセルを採用した。このメモリセルは高速なアクセスと低い消費電流を特長とする。製造技術は150nmのCMOS、メモリセル面積は6.97平方μm、動作周波数は250MHzである。

　今回発表した32Mbitチップの製造技術は90nm。ダイサイズは7.4×12.3mm(91平方mm)。電源電圧は1.0V。読み出しアドレスアクセス時間は6ns、読み出しサイクル時間は12ns。消費電力は論文誌「Technical Digest」では動作周波数66MHzの条件で書き込み時が90mW、読み出し時が60mWとなっていたが、講演では動作周波数83MHzの条件で書き込み時が70mW、読み出し時が57mWと改良が加えられていた。スイッチング電流はビット当たり平均0.6mAとMRAMとしては相当に低い。

　メモリセルは1Mbitチップと同様に、2個のトランジスタと1個のMTJ素子で構成される。このメモリセルは、1個のトランジスタと1個のMTJ素子で構成されるメモリセルに比べると、高密度化しにくい。そこでワード線を1.5Vにブーストし、トランジスタのゲート幅を短くすることでメモリセル面積を縮小した。単純な比例縮小ではメモリセル面積が2.5平方μmになるところを、ワード線のブーストによって1.37平方μmに縮めた。

　ただしワード線ブーストを採用すると、ブースト回路によって遅延が大きくなる可能性がある。そこで遅延の少ないレベルコンバータ型の昇圧回路を採用し、高速性を維持した。

NECグループが試作した32Mbit磁気メモリのチップ写真	メモリセルの回路図と断面構造、スイッチング電流

　次世代不揮発性メモリの開発は、ISSCCなどの国際学会を見る限りでは着実に進んでいる。ただしDRAMやSRAMなどを置き換えるにはまだ改良が必要であるし、性能で追い付いても商用化にはコストが最大の障害となる。道のりは厳しいが、今後の開発努力で乗り越えることを期待したい。

□ISSCCのホームページ(英文)
http://www.isscc.org/isscc/
□関連記事
【2月9日】東芝、世界最大最速の不揮発メモリ「FeRAM」
http://pc.watch.impress.co.jp/docs/2009/0209/toshiba.htm
【2007年11月30日】NEC、世界最高速250MHz駆動のSRAM互換MRAMを開発
http://pc.watch.impress.co.jp/docs/2007/1130/nec.htm
【2006年6月6日】東芝とNEC、不揮発性磁気メモリMRAMの基盤技術を確立
http://pc.watch.impress.co.jp/docs/2006/0606/toshiba.htm

(2009年2月16日)

[Reported by 福田昭]