【ISSCC 2011レポート】 低コスト64Gbit大容量NANDフラッシュの実現技術
(5/8)
前の画像
この写真の記事へ
次の画像
3bit/セル(TLC)のしきい電圧の分布(測定値)。非常にきれいな分布を得ている
前の画像
この写真の記事へ
次の画像
関連記事
【2011年2月21日】【ISSCC 2011】CPUとGPU、周辺回路が融合する大規模プロセッサに注目
http://pc.watch.impress.co.jp/docs/news/event/20110221_428384.html
【2010年12月7日】【IEDM 2010】2xnm世代の高密度大容量を実現したNANDフラッシュ技術
http://pc.watch.impress.co.jp/docs/news/event/20101207_412350.html
【2010年10月14日】Samsung、3bit/セルの64Gbit NANDフラッシュメモリ
http://pc.watch.impress.co.jp/docs/news/20101014_399947.html
【2010年8月31日】東芝、24nmプロセスの64Gbit NANDを量産開始
http://pc.watch.impress.co.jp/docs/news/20100831_390554.html
【2010年2月2日】IntelとMicron、世界初の25nmプロセスNANDフラッシュ
http://pc.watch.impress.co.jp/docs/news/20100202_346425.html
【2007年12月14日】【IEDM 2007】次世代不揮発性メモリもマルチレベルを指向
http://pc.watch.impress.co.jp/docs/2007/1214/iedm06.htm
