周辺回路(ペリフェラル)とセルアレイを積層することでシリコンダイ面積を削減する技術「PUC(Peripheral Under Cell)」。IntelとMicron Technologyが3D NANDフラッシュ向けに開発した技術「CuA(CMOS under Array)」と基本的には同じである。SK Hynixによる基調講演のスライドを撮影したもの
