シリコンダイ面積を節約する工夫。周辺回路とメモリセルアレイを積層するCUA(CMOS Under the Array)技術、ワード線の引き出し回路を高密度化する2次元ステアケース(階段)形成技術などがある。ショートコースの講演スライドから

シリコンダイ面積を節約する工夫。周辺回路とメモリセルアレイを積層するCUA(CMOS Under the Array)技術、ワード線の引き出し回路を高密度化する2次元ステアケース(階段)形成技術などがある。ショートコースの講演スライドから