AMD、7nmの第2世代EPYCはシングルでIntelのデュアルを上回る

第2世代EPYCは今年の半ばに投入予定

　CES 2019の会期2日目にあたる1月9日(米国時間)、米AMD社長兼CEOのリサ・スー氏が基調講演に登壇し、同社の戦略や新製品などについて説明した。

　このなかでスー氏は、次世代データセンター向けプロセッサとして開発している7nmプロセスの第2世代EPYCは、IntelのXeon Platinum 8180 プロセッサのデュアルソケット構成を、シングルソケット構成で上回ってみせると述べた。

　AMDは第2世代EPYCを2019年の半ばに出荷開始する予定で、10nmで製造されるXeonプロセッサの投入を2020年に計画しているIntelを、プロセスルールの観点では歴史上で初めて追い越す。

シングルソケットのEPYCが2ソケットのXeon Platinum 8180を上回る

AMD社長兼CEOのリサ・スー氏

　今回CESの基調講演に初登場したAMDは、7nmで製造されるGPUとなる「Radeon VII」を2月7日に発売、さらには同じく7nmで製造される第3世代Ryzenを2019年の半ばに投入すると明らかにするなど、7nmを前面に押し出した発表を行なった。そして、それはサーバーも同様で、2018年のCOMPUTEX TAIPEIで最初のサンプルがテープアウトしたと明らかにした7nmの第2世代EPYCについても、デモを行なった。

EPYCはOEMメーカーの採用も進んでいる

Zen2アーキテクチャを採用

ソケットあたりの性能が向上

　第2世代EPYCはすでに発表されているとおり、Zen2と呼ばれる第2世代のZenアーキテクチャに基づいており、1つのソケットあたりのCPUコアの数が増えるなどの特徴を備えている。スー氏は「第2世代EPYCはソケットあたりの性能が倍になり、ソケットあたりの浮動小数点演算の性能が4倍になるなど、大きな性能向上を果たす。しかし、第1世代のEPYCとピン互換で、インフラは互換性がある」と述べ、第2世代EPYCは第1世代とピン互換で、マザーボードやシャシーなどのインフラはそのまま流用できると述べた。

左がXeon Platinum 8180の2ソケット構成、右が第2世代EPYCの1ソケット構成。第2世代EPYCの1ソケット構成の処理が早く終わっていることがわかる

　その上で行なわれたデモは、直接の競合となるIntelとの比較だ。比較に利用されたのはIntel Xeon Platinum 8180 プロセッサ(Skylake-SP、28コア/56スレッド、ベース2.4GHz/ターボ時3.8GHz、LLC38.5MB)の2ソケット構成と、第2世代EPYC(コア数、クロックなどは非公表)の1ソケット構成。科学演算をやらせたところ、1ソケットの第2世代EPYCが、Xeon Platinum 8180×2よりも高速に処理を行なえたことが示された。

歴史上初めてAMDのサーバープロセッサが製造技術でIntelを追い越す

　第2世代EPYCのリリースについてスー氏は「今年(2019年)の半ばに投入する」と述べており、これはIntelが10nmプロセスルールで製造されるIce Lakeを投入するよりも早く7nmで製造するサーバープロセッサをAMDが投入することを意味する。Intelは、14nmのCascade Lakeの出荷を明らかにした段階で、今年中にもう1つ14nmのCooper Lakeを挟むので、10nmのIce Lakeを出荷するのは来年(2020年)の予定だ。

Intelが14nmで足踏みしている間にAMDが製造技術で先を行くことになる

　つまり、これまでつねにサーバープロセッサの製造技術でIntelに遅れを取ってきたAMDが、歴史上初めて抜いて先を行くことになる。