|
|
CrusoeやC3といったプロセッサや最先端ビデオチップを製造する、TSMC(Taiwan Semiconductor Manufacturing Company)。世界最強のファウンダリ(半導体委託製造メーカー)に成長した同社で、先端プロセス技術のマーケティングを担当するDavid Sheng氏(Ph.D., Senior Director, Advanced Technology Product Marketing Div.)に、同社の技術と戦略をうかがった(前編)。
●SOIは今のところ採用せず
 |
| David Sheng氏 |
[Q] TSMCはsilicon-on-insulater(SOI)技術についてはどう見ているのか。SOIは、積極導入派と慎重派に明確に分かれてしまっているが。
[Sheng氏] SOIカーネルは、当社のスタンダードオファーにはなっていない。しかし、当社は非常に注意深くSOIテクノロジ自体を見守っている。実際、当社は0.15μmではある程度の検証を行ない、重要なデータを集めた。スピードの向上や電流量の低減、キーパラメータなどのベンチマークも取った。その結果、当面はSOIはいらないのではないかと判断した。今のところ、カスタマのデマンドがはっきりしていない。だから、0.13μmではおそらくSOIは導入しないだろう。ただし、常にSOIに対しては注意を払っている。
じつは、私はTSMCの前はIBMにいた。IBMは20年も前からSOIを研究してきた。SOIは長い歴史を持っているが、いまだに低いボリュームでしかない。
[Q] 0.13μmでは、TSMCは銅配線と低誘電(Low-K)層間絶縁膜技術「Black Diamond」を導入した。銅配線は配線の抵抗を減らすことで、配線の遅延を減らしチップを高速化できることはよく知られている。Low-Kのアドバンテージを説明して欲しい。
[Sheng氏] Low-Kは絶縁素材で、銅配線と組み合わせることで、配線技術(インターコネクトテクノロジ)による遅延を減らすことができる。それは、配線間やレイヤー間のキャパシタンス(配線間容量)を減らすからだ。配線遅延は、特に0.13μm以降の最先端プロセスでは非常にクリティカルになっている。それは、RCディレイに占める配線遅延の割合が大きくなっているからだ。
トータルのRCディレイはトランジスタ遅延とバックエンドの配線遅延による。しかし、トランジスタの方は微細化で高速化しているため、配線遅延がトータルのディレイに占めるパーセンテージが増え始めた。そのため、各社ともLow-K技術は推進している。しかし、その中でも当社のBlack Diamondは信頼性の高い優れた技術だ。今後も、さらに低誘電率の高い素材を開発してゆく。
●ミクスドシグナル向けの技術もオプションで提供
[Q] NVIDIAのGeforce3など最先端のビデオチップは、TSMCの0.15μmプロセスで製造している。しかし、TSMCは0.15μmではミクスドシグナルのオプションは提供していない。ビデオチップにはミクスドシグナルが必要だと思うのだが、どうやっているのか。
[Sheng氏] まず、0.15μmプロセスでミクスドシグナルを提供しなかった理由だが、それは、0.15μmが0.18μmと0.13μmの中間(ハーフノード)だからだ。0.13μmでの提供にリソースを割くために、0.15μmではフルフィーチャを提供しなかった。
次に、ミクスドシグナルの定義だが、これが非常に難しい。当社は、ミクスドシグナルプロセスとして、典型的にはMiMキャパシタ、メタルインダクタなどを提供している。しかし、顧客はミクスドシグナルプロセスを使わなくても、通常のロジックプロセスをミクスドシグナルのデザインに使うこともできる。そのため、ビデオチップのような製品も作ることができる。
結局のところ、どんな製品も程度の差こそあれ何らかの種類のミクスドシグナルデザインを含んでいる。だから、ロジックとミクスドシグナルのプロセスを区別するのは難しい。実際に、トランシーバーのようなコミュニケーション製品ですら、ロジックをミクスドシグナルデザインに使うことがある。ミクスドシグナルデザインのためには、ミクスドシグナルのプロセスが必要だと限っているわけではない。
[Q] しかし、ミクスドシグナルデザインとロジックの混載は、ノイズなどの問題があって微細プロセスでは非常に難しいはずだ。
[Sheng氏] 顧客がミクスドシグナルのオプションを使うかどうかは、顧客がミクスドシグナルに求めるパフォーマンスに依存する。ミクスドシグナルでは、先ほど述べたMiMキャパシタ、メタルインダクタ、これはRFに使える、それからバッシブデバイス、Deep N-Wellなどを提供している。こうしたミクスドシグナルプロセスを使えば、ローノイズでハイパフォーマンス、高品質のキャパシタとインダクタが手に入る。例えば、Deep N-Wellを使えば、ノイズをアイソレイトできる。
しかし、こうしたミクスドシグナルの技術は高価だ。だから、パフォーマンスの代わりに、コストはずっと高くなる。もし、顧客がよりシンプルで安いものを求めるならロジックプロセスを使えばもっとずっと安くなる。すべては、リスクとコストのトレードオフだ。当社がしているのは、様々な選択肢を顧客に提供することだ。
●1T-SRAM向けに特殊なキャパシタを開発
[Q] TSMCは、組み込み(エンベデッド)の大容量メモリとしてMoSysから1T-SRAMの技術ライセンスを受け「1TRAM」として提供している。1T-SRAMは、任天堂のゲームキューブが採用して注目が高まっている。DRAM並みの大容量とSRAM並みの高速アクセスを両立できるからだ。TSMCのインプリメンテーションはどうしているのか。
[Sheng氏] 1T-SRAMはDRAMライクなキャパシタとSRAMインターフェイスを持つ。当社の場合、キャパシタはDRAMの一種だが、通常のDRAMとは異なる。それは、通常のDRAMでは64msといった長時間リフレッシュの間隔が開くため、大きなキャパシタンスが必要だからだ。キャパシタンスが少ないと、データが失われてしまう。
ところが、エンベデッド1TRAMの場合、エンベデッドなので、通常のDRAMよりもっと頻繁にリフレッシュすることができる。リフレッシュタイムは短くなるので、より小さなキャパシタで済む。このように、1TRAMは、技術的にはDRAMだがかなり異なる。アーキテクチャも異なる、マルチバンクということだが。当社の1TRAMはロジックプロセスで実現しているので、簡単に混載ができるところが利点だ。
[Q] 任天堂のゲームキューブのビデオチップはNECのプロセスを使って大容量の1T-SRAMを混載している。1T-SRAMは、ビデオチップには非常に優れたソリューションとなる。TSMCでは、1TRAMでビデオチップの顧客はあるのか。
[Sheng氏] 1TRAMはかなり多くの顧客をつかんでいる。ほとんどはコミュニケーションで、あとコンシューマ製品もある。しかし、ビデオチップは今のところない。ビデオチップの顧客は、通常、大容量メモリを必要としていないからだ。もちろん、ビデオチップも有望で、将来はあるかもしれない。それは、ビデオチップのアーキテクチャによるだろう。
[Q] より大容量の「1TRAM-X」という技術も発表しているが。
[Sheng氏] これは、0.13μmでの1TRAMの派生品で、よりメモリセルサイズを小さくして集積度を高めたものだ。キャパシタをより複雑にしてあり、DRAMに近いが、汎用のDRAMとはやはり異なる。プロセスは少しだけ違い、ステップ数が少し多い。しかし、こちらも、ロジックと同じプロセスを使うので、複雑なエンベデッドDRAMと異なり混載は容易だ。
[Q] エンベデッドDRAMはそれほど難しいということか。エンベデッドDRAMのプランはどうなっているのか。0.10μmで提供するのか。
[Sheng氏] エンベデッドDRAMはじつに複雑だ。非常に難しい。問題はDRAMのキャパシタをロジックプロセスに入れることで、今のDRAMのキャパシタを入れようとするとロジックプロセスを変えなくてはならない。これはほぼ不可能だ。そこで、もっとロジックプロセスと互換性の高いキャパシタを考えている。メモリの集積度とロジックへの混載の容易さはトレードオフの関係にある。
●12インチウェハFabを2つ新設
[Q] TSMCは従来の2倍のチップが採れる大口径の12インチ(300mm)ウェハを導入した。12インチFabの現状はどうなっているのか。
[Sheng氏] 12インチは、8インチ(200mm)ウェハの製造FabであるFab6の一部を使ったパイロットラインでプロセスを開発した。それを、フルスケールの12インチFabであるFab12に移した。Fab12は0.15μmで立ち上げ、今年末までに0.13μmへと移行する。今のところ0.15μmは8インチFabと比べてもいい歩留まりだ。生産量は月産25,000ウェハになる。また、12インチFabはもうひとつFab14を台南に建設している。こちらは建物自体は完成しているのだが、経済状況が非常に悪いため、製造装置の設置は止めている。景気が回復したら、装置を導入して立ち上げるつもりだ。建物はできているので、迅速に立ち上げることができるだろう。もちろん、今後の製造キャパの拡大は、すべて12インチになる。
[Q] TSMCはFab12からFabの自動化も進めていると聞いた。
[Sheng氏] これには2つの理由がある。まず、12インチウェハ25枚を入れたボックスは非常に重い。ボックス当たり9kgにもなる。それに対して8インチウェハではたった5kgだった。そうすると、女性では9kgを運ぶのは大変すぎる。だから、12インチのFabでは、ほぼ必ず自動化しないとならない。
それから自動化はトータルサイクルタイムを短くするためでもある。具体的には、オーバーヘッド搬送システム(overhead transport system)で機器から機器へと運ぶ。そうすると、機器はタグを見て、CIMホストからレシピをダウンロードして処理を行なう。そして、処理が終わると、今度は次の装置へと搬送システムで自動的に運ばれる。これまでは、装置がプロセスステップを終えると、スタッフがそれをストッカーにいったん運んでいた。しかし、新しい自動化システムではこうしたことは不要になる。コンピュータがどの装置がアベイラブルかをモニタして、アベイラブルな装置があれば、そこへとウェハを直接運ぶ。これで、サイクルタイムは短くなる。
[Q] TSMCは局所クリーン技術のパイオニアだ。SMIFポッド技術を最初に本格導入した。しかし、SMIFポッドを導入した時は、まだこの技術の有効性は明確でなかった。非常にリスクをしょった決断ではなかったのか。
[Sheng氏] 当社がこの決断をしたのはもうかなり前のことだ。結果として、このアプローチが正しかったわけだが、当時は非常に難しい決断だった。というのは、その時点では、誰も確信を持っていなかったからだ。実際に、装置のインターフェイスの問題などが起こり得た。しかし、TSMCはそのバリヤを克服できた。
 |
| 比較的軽装備な作業員 |
[Q] 実際に、TSMCのFabを見学させてもらった。驚いたのはIntelのFabと比べると、作業スタッフの数が多く、いずれも軽装備だったことだ。
[Sheng氏] もちろん、だからといって当社の歩留まりが悪いわけではない。当社は、歩留まりを上げることに努力を払い、(ウェハの)欠陥(defect density)がどこから来るかをデバッグしてきた。その結果、空気中からの欠陥(defect)は実際には非常に少なく、ほとんどのケースではプロセス装置そのものからdefectが来ていることがわかった。つまり、装置をどうやってクリーンにするかがもっとも重要なのだ。
□関連記事
【11月6日】【海外】第3のCPU製造企業TSMCの強さの秘密
http://pc.watch.impress.co.jp/docs/article/20011106/kaigai01.htm
【keyword】1T-SRAM
http://pc.watch.impress.co.jp/docs/article/20010927/key183.htm#1TSRAM
(2001年11月8日)
[Reported by 後藤 弘茂]