■後藤弘茂のWeekly海外ニュース■ ソケット数の制約から脱却する Nehalem世代のIntel CPU

●廉価版のNehalemファミリのローンチは2009年後半に

　Intelの来年(2009年)前半のCPUロードマップが明瞭になって来た。デスクトップCPUでは、Nehalemの普及版であるクアッドコアCPU「Lynnfield(リンフィールド)」とデュアルコアCPU「Havendale(ヘイブンデール)」は、第2四半期ではなく第3四半期に投入される。逆を言えば、それまでのNehalemは、CPU価格で300ドル台までの、比較的高価格帯で、パフォーマンスPCライン中心の展開となる。その下の、スイートスポットであるCPU価格で200ドルのレンジには、来年の第3四半期まで浸透して来ない。

　また、Intelが顧客に説明しているCPUの出荷予定量ガイドラインでも、Nehalem系は来年(2009年)第1四半期の段階でもカウントされていない。デスクトップPCでの、Nehalemの出荷数は、かなり少ないと予想される。ちなみに、サーバー系では、標準的なボリュームゾーンのDP(Dual-Processor)サーバーで、Nehalemが来年(2009年)の第1四半期には約30%の出荷個数を達成する予定となっている。Intelが、Nehalemをサーバー優先で考えていることがよくわかる。

　このことは、Nehalemアーキテクチャは、メインストリームPCに浸透し始めるまでに3四半期かかり、メインストリームデスクトップを置き換えるには1年以上かかることを意味する。メインストリームデスクトップCPUを一気に置き換えた、Core Microarchitecture(Core MA)のケースとは大きく異なる。

IntelデスクトップCPUロードマップ PDF版はこちら

　理由はもちろんコストだ。デスクトップNehalemで最初に投入される「Bloomfield(ブルームフィールド)」のプラットフォームは、X58(Tylersburg-DT)チップセットベースで3チャネルDDR3、チップセット間接続は高速なQuickPath Interconnect(QPI)。高パフォーマンスを求めたこのスペックのために、プラットフォームコストはかなり高くなると予想される。

　そのため、Nehalemマイクロアーキテクチャの浸透のためには、Ibexpeak PCH (Platform Controller Hub)チップセットベースで、2チャネルDDR3、チップ間接続はDMIの廉価なプラットフォームを待つ必要がある。その移行期間に、Intelは3四半期を設定したわけだ。Nehalemでは、チップセットもソケットも変わってしまうため、Intelは切り替えは一気に行なうつもりで、準備期間に余裕を持たせていると推測される。来年(2009年)の年末商戦は、Nehalemへとシフトというシナリオだろう。

　デスクトップCPUでは、来年(2009年)の終わりから2010年の前半にローンチする、32nmプロセスの拡張版NehalemマイクロアーキテクチャCPU「Westmere(ウエストミア)が控えている。メインストリームがCore MAからNehalemファミリに置き換わると、ハイエンドはもうWestmere世代へと移行することになる。

Nehalemの内部構造 PDF版はこちら

●短サイクルでNehalemからSandy Bridgeへと移行?

　モバイルでは、Nehalemファミリのクアッドコア「Clarksfield(クラークスフィールド)」、デュアルコア「Auburndale(オーバーンデール)」と、それを支える「Calpella(カルペラ)」プラットフォームが、来年(2009年)の後半に登場する見込みだ。2006年第3四半期のCore 2 Duo(Merom:メロン)によるCore MAの導入から、丸3年でNehalemに移行することになる。

　IntelのMobility Groupは、現在開発している「Sandy Bridge(サンディブリッジ)」を2010年中にリリースする予定だ。Sandy BridgeはMobility Groupが主導して開発しているため、Digital Enterprise Group主導で開発したNehalemと異なり、最初のバージョンからモバイルに適用できると見られる。もし、Sandy Bridgeがスケジュール通りに出るなら、モバイルでのNehalemファミリは、1年半程度の短命で終わる可能性がある。

IntelモバイルCPUロードマップ PDF版はこちら

●1年毎にCPUコア数が2つずつ増える

　サーバーCPUロードマップでは、Core MAの6コアCPU「Dunnington(ダニングトン)」が1四半期前倒しとなり、今年(2008年)第3四半期に登場する。Dunningtonは、ちょうど45nm版Core 2 Duo(Penryn:ペンリン)を3個束ねて、大容量L3キャッシュを搭載したようなCPUだ。2個のCPUコアで共有する3MBのL2が3つに、6コアで共有する16MBのL3を搭載する。型番はXeon 7400シリーズとなり、最上位のバージョンは2.66GHzで130Wとなる。

　Intelの場合は、MP版CPUとDP版CPUはダイ(半導体本体)自体が異なる。MPは、Dunningtonの6コアの次に、1年後の来年(2009年)後半に8コアのNehalem-EX(Beckton:ベックトン)が控えている。つまり、2007年第3四半期の「Quad-core Xeon 73xx(Tigerton:タイガートン)」から、1年置きにCPUコア数が2個ずつ増えるペースで進む。

　IA-64はコア数とプロセス技術でIA-32/Intel 64系CPUに遅れをとっている。今年(2008年)登場する「Tukwila(タックウイラ)」が65nmで4コア、同時期のDunningtonの45nmで6コアと較べると1フェイズ遅れている。しかし、次の「Poulson(ポールサム)」では追いつく予定だ。Poulsonは45nmをとばして一気に32nmにジャンプし、CPUコア数は4コアよりも顕著に増えるという。

　ロードマップを見ていると、サーバーは粛々とCPUとプラットフォームを切り替えて行くだけのように見える。しかし、見かけ上より大きな戦略的な変化がじつは隠されている。

　Intelは、これまでサポートするCPUのソケット数で、サーバーCPUを明確に区分していた。UP(Uni-Processor)版CPUはシングルソケットのみ、DP(Dual-Processor)版CPUはデュアルソケット、MP(Multi-Processor)版CPUは4ソケットまでといった制約がチップ自体にあった。しかし、今後はこうした制約は撤廃され、OEMが自由にシステムを構成することが可能になるという。

IntelサーバーCPUロードマップ PDF版はこちら

●ソケット数から脱却するIntelのサーバー戦略

　IntelのTom Garrison氏(General Manager, Server and Storage Platform)は次のように説明する。

　「従来のサーバーCPU設計は、2ソケット4ソケットとウエイネス(=ソケット数)ありきだった。ウエイネスでCPUを区分しており、他のウエイネスはカバーできなかった。例えば、DPのCPUを使って、安価な4wayシステムを作りたいと思っても、それはできなかった。これは、競争上で、我々のアーキテクチャの弱みだった。そこで、3～4年前から、アーキテクチャをもっとフレキシブルにすることを検討し始め、多くの顧客やエンドユーザーから聞き取り調査を行なった。

　その結果、ウエイネスをアーキテクチャで制約するのではなく、フレキシブルに構成できるようにすることにした。これまでは、CPUのフィーチャとウエイネスは密接に結合されていたが、これからは、その2つの要素を分離してフレキシブルに組み合わせることが可能になる。例えば、MP向けCPUのフィーチャで2ソケットのプレミアムDPシステムや、その逆のバリューMPシステムなどが可能になる。CPUとチップセットというだけでなく、全体的にどんなシステムを作りたいかによって、最適なシステム設計をとれるようになる」。

　以前のような、CPUとソケット数の制約は、今後、Nehalem世代のサーバー&ワークステーション向けCPUでは完全に消えるという。DP版CPUを使って廉価版の4way MPサーバーを作ることもできれば、UP版CPUで廉価版2way DPサーバーを作ることもできることになる。また、CPUコア数の多いMP版CPUを使って、高付加価値版2way DPサーバーを作ることも簡単になる。NehalemのMP版なら8コアになり、DPで16コア32スレッドとなるため、こうした構成にも意味がある。また、4wayのMP版CPUで、8wayシステムを構成することも可能だ。あるIntel関係者は「これからはソケット数ではなく、CPUのフィーチャだけで差別化して行こうという話になっている」と語る。

Nehalemの8wayシステム構成例 PDF版はこちら

　こうしたコンセプトを明瞭にするため、Intel内部では各セグメントをMPやDPといったウエイネスではなく、フィーチャで区分けし始めているという。Garrison氏のスライドでは、旧来のUPは「Basic Needs」セグメントで、DPは「Efficient Performance」、MPは「Expandable, Scalable」、IA-64は「High Availability or UNIX」となっていた。名称はともかく、フィーチャで区分けしようという意図は感じられる。

Intelサーバー戦略の変革 PDF版はこちら

　Nehalemアーキテクチャでは、CPU同士をチップ間インターコネクト「QuickPath Interconnect(QPI)」で接続してマルチプロセッサ構成を実現する。そのため、システムアーキテクチャ的には、比較的容易にマルチプロセッサが可能となる。これは、AMDアーキテクチャと同じことだ。

　もっとも、Intelはターゲットとするソケット数以外の構成はバリデーションは行なわないという。設計は、OEMベンダーの努力にまかせるというのが基本姿勢だ。また、各セグメントのCPUは、メモリインターフェイスの種類や、チップ間インターコネクトである「QuickPath Interconnect(QPI)」数などに違いがある。そのため、ドロップインでシステムを組み替えることができるわけではない。とはいえ、IntelのサーバーCPUのコンセプトと方向性が変わりつつあることは確かだ。

□関連記事
【5月23日】【海外】Nehalemに見えるIntel CPUマイクロアーキテクチャの今後
http://pc.watch.impress.co.jp/docs/2008/0523/kaigai441.htm
【4月3日】【海外】IDFで公開された「Nehalem」の内部アーキテクチャ
http://pc.watch.impress.co.jp/docs/2008/0403/kaigai433.htm
【3月26日】【海外】32nmプロセスの「Westmere」は6コアに
http://pc.watch.impress.co.jp/docs/2008/0326/kaigai428.htm

□バックナンバー

(2008年6月2日)

[Reported by 後藤 弘茂(Hiroshige Goto)]