半導体ベンチャーの株式会社GENUSION(ジェニュージョン)(本社は兵庫県尼崎市)は、NORフラッシュメモリの性能限界を超える新型NORフラッシュメモリを開発し、試作チップの概要をVLSI 2011で公表した(T. Oguraほか、講演番号19-2)。

　フラッシュメモリを大別するとNORフラッシュメモリとNANDフラッシュメモリがあることは、良く知られている。ランダムアクセスが高速でプログラム格納に適しているのがNORフラッシュメモリ、シーケンシャルアクセスが高速で記憶容量当たりのコストが低く、データ格納に適しているのがNANDフラッシュメモリという位置付けである。

　NANDフラッシュメモリ製品の最大容量(シリコン・ダイ当たり)は64Gbitに達している。これに対してNORフラッシュメモリの大容量化はあまり進んでいない。シリコン・ダイ当たりで1Gbit前後だろう。これはNORフラッシュメモリのメモリ・セルがすでに微細化限界に突き当たっているという事情による。

　NORフラッシュメモリのデータ書き込みには「チャンネル・ホット・エレクトロン注入」と呼ぶ物理現象を使うのだが、この現象を発生させるためには高い電界を必要とする。ところが微細化によってゲート長がある程度まで短くなってくると、高い電界によってメモリ・セル・トランジスタの耐圧が持たなくなってしまうのだ。ゲート長にしておよそ110nm前後が限界だとされている。NANDフラッシュメモリ製品の最先端品ではゲート長は20nm～30nmに達しており、高密度・大容量化では大きな開きがある。

　このため、高速なランダム読み出しと大容量の両方を必要とする半導体ストレージでは、NANDフラッシュメモリとDRAMを組み合わせることが少なくない。NANDフラッシュメモリからデータをDRAMに転送し、ホストCPUはDRAMのデータをランダムに読み出すことでメモリ・アクセスが処理性能のボトルネックになることを防ぐ。

　もう1つ、NORフラッシュメモリにはデータ書き込みのスループットがNANDフラッシュメモリに比べて低いという弱点がある。これはチャンネル・ホット・エレクトロン注入の効率が低いために起こる。

　GENUSION(ジェニュージョン)は、三菱電機や日立製作所などに勤務していた半導体メモリ技術者を抱えた技術開発企業である。同社は独自のNORフラッシュ技術を開発することで性能限界を突破してみせた。具体的には、90nmのCMOS技術によって512Mbitの新型NORフラッシュメモリを試作した。従来のNORフラッシュよりもメモリ・セルが小さく、書き換えスループットが高い。まず、90nmという従来では困難だったゲート長のメモリ・セルを実現した。さらに、設計ルールの2乗(F2)で換算したときのメモリ・セルの大きさは従来のNORフラッシュが10F2であるのに対し、同社の新型NORフラッシュでは8F2と、2割ほど小さくなっている。データ書き込み(プログラム)のスループットは10MB/secで、従来のNORフラッシュの1MB/secに比べると大幅に高い。そしてランダム読み出しのアクセス時間は100nsと、NANDフラッシュの50μsに比べると大幅に短い。

512Mbitの新型NORフラッシュメモリのシリコン・ダイ写真と主な仕様。シリコン・ダイの寸法は8.80mm×10.19mm＝89.67平方mm。メモリ・セルは1bit/セル(SLC)で、セル面積は0.18μm×0.36μm＝0.0648平方μmである。90nmの加工寸法を考慮すると、シリコン・ダイ面積はかなり小さい	新型NORフラッシュメモリ(B4-Flash)と既存のNORフラッシュメモリおよびNANDフラッシュメモリとの比較。赤枠で囲ったのが今回試作したメモリ。読み出しアクセス時間の短さと、高い書き換えスループットを両立させている

　GENUSIONが開発したメモリ・セル技術を同社は「B4(Back Bias assisted Band to Band tunneling)フラッシュ技術」と呼んでいる。従来のNORフラッシュメモリと同様に、メモリ・セルはフローティング・ゲート(浮遊ゲート)型である。ただしトランジスタは従来のNORフラッシュではnチャンネルMOS FETであるのに対し、B4フラッシュ技術ではトランジスタがpチャンネルMOS FETであることが従来と大きく違う。

　データ書き込み(プログラム動作)では、基板バイアスと制御ゲート・バイアスによってバンド間トンネリングと電子加速によるホット・エレクトロン注入を起こし、電荷を書き込む。ここが従来との大きな違いである。従来のNORフラッシュではドレイン・バイアスと制御ゲート・バイアスによってチャンネル領域の電子を加速し、ホット・エレクトロン注入を起こしていた(このため「チャンネル・ホット・エレクトロン注入」と呼ばれる)。B4フラッシュ技術ではソース・ドレイン間に高電界を与えないので、絶縁破壊を起こす恐れがない。また電荷の注入効率が高い。この結果、プログラム時間が短くなるとともにプログラム電流が少なくて済む。なお消去(イレーズ)動作は、従来のNORフラッシュと同様に、F-Nトンネリングを利用している。

B4フラッシュ技術の考え方。GENUSION(ジェニュージョン)のWebサイトから引用	B4フラッシュ技術の書き込み(プログラム)原理。GENUSION(ジェニュージョン)のWebサイトから引用

　VLSI 2011でGENUSIONが発表した512Mbitチップは、メモリ・セルの大きさが8F2(Fは設計ルール)である。高密度化の限界は4F2なので、まだ余裕があるとも言える。

　すでにGENUSIONは、セル・アレイのレイアウトと構造を改良した6F2と小さなメモリ・セルを開発しており、この5月に開催された国際学会「IMW 2011」で発表した。メモリ・セルを試作し、1万回の書き換え寿命と、250℃高温放置試験でのデータ保持性能を確認している。6F2技術を使うと、8F2技術に比べてメモリ・セルのシリコン面積が4分の3に縮小される。

大きさを6F2に縮小したB4フラッシュメモリ・セルの断面写真	大きさを6F2に縮小したB4フラッシュの信頼性。左が書き換えサイクル試験の結果。右が高温放置試験の結果

　また512Mbitの試作チップでは、1個のメモリ・セルに1bitを記憶するSLCタイプを採用した。これを既存のフラッシュメモリと同様に、1個のメモリ・セルに2bitを記憶するMLCタイプを導入することで、記憶容量を2倍に高められる。

　仮にシリコン・ダイ面積の半分をメモリ・セル・アレイが占めるとし、90nmのB4フラッシュ技術にMLCタイプと6F2技術を導入すると、1Gbitの新型NORフラッシュメモリが78平方mmのシリコン・ダイで実現できることになる。これは製品としてはかなり高い価格競争力を備えたシリコン面積だと言える。

　さらにGENUSIONは、78nm技術で6F2のメモリ・セルを試作済みだ。78nmのCMOS技術で、さらに大きな容量である4Gbitの新型NANDフラッシュメモリ(MLCタイプ)を製造した時のシリコン・ダイ面積は、前述の仮定を元に計算すると117平方mmになる。これでも、十分に製品化できそうなシリコン面積だ。

　NANDフラッシュメモリの大容量化が急激に進んだ結果、NORフラッシュメモリとのギャップは広がる一方である。そのすき間を埋めるフラッシュメモリを日本の半導体ベンチャーが育ててきたことは、とても有意義なことだと感じる。今後は1Gbit、4Gbitといった大容量品が登場することを期待したい。