SK Hynixの3D NANDフラッシュ開発、2016年に256Gbit品を量産へ

　NANDフラッシュメモリの大手ベンダーである韓国のSK Hynixは、フラッシュメモリに関する世界最大のイベント「Flash Memory Summit(FMS)」で2015年8月12日(現地時間)に基調講演を行ない、同社における大容量NANDフラッシュメモリの開発状況を明らかにした。またFMSに併設された展示会の同社ブースでも、3D NAND技術の開発成果を披露した。

　NANDフラッシュメモリの大容量化における切り札は、3D NAND技術である。NANDフラッシュメモリの大手ベンダーは4社(厳密には2社と2グループ(2社による連合))あり、SK Hynixを除く3社(Samsung Electronics、SanDisk-東芝連合、Intel-Micron Technology連合)は今年(2015年)3月末の時点で、3D NAND技術による大容量NANDフラッシュメモリを量産しているか、あるいは量産計画を表明していた。このため、残る1社であるSK Hynixの動向に注目が集まっていた。

256Gbitダイを作りこんだシリコンウェハを展示会で披露

　基調講演でSK Hynixは、3D NAND技術によるNANDフラッシュメモリ開発のロードマップと現況を公表した。開発ロードマップは、最新世代が第3世代品(「3D V3」と呼称)となっている。最大容量が256GbitのTLC(3bit/セル)品である。今年(2015年)の第4半期(10月～12月期)には開発を完了し、サンプル出荷を始める。量産開始は来年(2016年)になる。展示会の同社ブースでは、この第3世代品を作りこんだシリコンウェハを実物出品していた。

SK Hynixが第3世代の3D NAND技術で開発した256Gbit TLCメモリダイを作りこんだシリコンウェハ

来場者が、256Gbitシリコンダイを拡大して観察できるようにしていた

3D NAND技術の開発ロードマップ。昨年(2014年)第4半期に開発を完了した第1世代品(「3D V1」と呼称)から始まっており、今年(2015年)の第4四半期には第3世代品(「3D V3」と呼称)の開発が完了する

　製品化が始まるのは、今年(2015年)第3四半期に開発を完了した第2世代品(「3D V2」と呼称)からである。最大容量が128GbitのMLC(2bit/セル)品だ。展示会のブースでは、第2世代品のシリコンダイを組み込んだ応用製品を実物展示していた。SATAインターフェイスの512GB SSDやeMMC5.1仕様の64GBモジュールなどである。

　第2世代の3D NAND技術(3D V2技術)による128GbitのNANDフラッシュメモリ(MLC品)は、2015年第3四半期に製品化する予定である。当初はコンシューマ市場向けの製品になる。第3世代の3D NAND技術(3D V3技術)による256GbitのNANDフラッシュメモリ(TLC品)は、2015年第4四半期に製品化する予定である。これも当初はコンシューマ市場向けの製品になる。そして来年(2016年)の第2四半期に、エンタープライズ市場向けの256Gbitメモリ(TLC品)を出荷する予定である。

第2世代の3D NAND技術(3D V2技術)による128Gbitシリコンダイを組み込んだ応用製品の実物展示

大容量NANDフラッシュメモリの製品化ロードマップ

3D NAND技術は電荷蓄積技術、積層数は36層と48層

　SK Hynixは基調講演と展示会のブースで、3D NAND技術の概要も公表した。

　メモリセルの記憶方式には、電荷捕獲(チャージトラップ)技術を採用している。電荷捕獲技術は、SamsungとSanDisk-東芝連合でも採用した3D NANDセルの記憶方式である。SK Hynixは2010年に国際学会IEDMで、プレーナ技術と同じ記憶方式である浮遊ゲート(フローティングゲート)技術の3D NANDメモリセルを発表した。ただしこの時に発表したメモリセルの構造は、動作や製造容易性などに議論があり、本命視はされなかった。

　SK Hynixが公表した電荷捕獲技術はシリコン窒化膜(SiN膜)を利用するもので、これもSamsungやSanDisk-東芝連合などと類似の技術である。独自性はあまりないが、業界標準になりつつある技術であり、原理的な信頼性は高い。

3D NAND技術によるメモリセル・アレイの断面構造とメモリセルの原理図

メモリセル構造の比較。左がプレーナ(2D NAND)技術、右が3D NAND技術

　メモリセルトランジスタの積層数は、基調講演と展示ブースでは明確に示していない。ただし基調講演で示されたメモリセルストリングの断面写真から、第3世代品は少なくとも50層のメモリセルを積層していることが分かる(実際に数えた結果)。また一部報道では、第2世代品を36層、第3世代品を48層と記述している。

基調講演で示されたメモリセルストリングの断面写真

　基調講演では、3D NAND技術の難関である、メモリセルストリングのしきい電圧ばらつきに関するデータを示していた。細長い円筒状のメモリセルストリングの形成には、細長い孔を開ける工程が存在する。孔の直径は最上層(孔の入り口)で広く、最下層(孔の底)では狭くなる。この結果、最上層から最下層にかけて、プログラム電圧のしきい値と消去電圧のしきい値が逆方向にずれてくる。このずれを補正しなければならない。

　また細長いメモリセルストリングを垂直に形成することも難しい。製造パラメータによっては、メモリセルストリングが曲がって形成されてしまうことを、断面写真で見せていた。

　3D NAND技術は原理的には良好な性能を得られるのだが、製造はきわめて難しい。その一端を垣間見ることのできるデータだ。

メモリセルストリングのしきい電圧ばらつきとその補正。左はメモリセルストリングスの構造概念。上層から下層に行くにしたがって孔が細くなり、電界が上昇する。右はしきい電圧の変化。右上はプログラム電圧と消去電圧が逆方向にずれている。右下はしきい電圧のずれを補正した結果

メモリセルストリングスの断面写真。左はストリングスが曲がった例。右はストリングスをほぼ垂直に形成できた例。写真中の赤い直線は、垂直な線を意味する。赤い線に注目すると、右のストリングスでもわずかに曲がっていることが分かる