MIT、従来設備のまま配線を4分割可能なリソグラフィ技術

画像上:従来手法で得られた配線　画像中:発表手法でマスクされた配線　画像下:マスクを取り除いた配線。画像上に比べ、配線数は4倍となる。

　米マサチューセッツ工科大学は27日(現地時間)、特殊なポリマーであるブロック共重合体の配向性を利用し、すぐれた精度を持ったマスクを形成する新技術を発表した。従来設備のまま半導体プロセスルールを縮小できる可能性がある。

　プロセスルールの微細化に従い、あまりに微細になった配線はマスクの印刷に用いる光の波長を短くすることまで必要とするため、IntelやIBM、TSMCといった企業は非常に高額なEUV露光(極端紫外線)設備などに投資してきた。

　一方で、今回MITが発表した技術は大まかに言えば、従来手法で作った配線幅の太いウェハ上にブロック共重合体をマスクとしてさらにエッチングすることで、太かった配線幅を分割する技術だ。

　従来手法でもマルチパターニングというマスクを複数に分割し、マスクあたりの密度を下げることで解像度の問題を解消する方法があるものの、設計が困難となることや、歩留まりの低下などの問題があった(リソグラフィ技術については過去記事も参照"FinFET時代のGPUアーキテクチャに影響を与える配線技術")。

　ブロック共重合体を用いたリソグラフィ技術自体は既知のものであるが、最新のプロセスルールは10nmを切る上、エッチングの過程で反応性の高いエッチングガスなどに晒される。そのため、マスクとして用いられるパターンの形態を保持する技術が求められる。

　そのため、MITが発表した手法は、規則的に配列するブロック共重合体を用いるだけでなく、ウェハ上に形成されたブロック共重合体薄膜の上にさらにポリマー保護層を形成するというものだ。

　前駆物質を加熱し、真空下で蒸着させる化学蒸着法によってポリマー保護層が形成されるが、その過程でポリマー保護層が水平方向に配向していたブロック共重合体を引き起こす現象が生じる。さらに、保護層は垂直に配向したブロック共重合体をそのまま固定してしまう。興味深いのは、このポリマー保護層はブロック共重合体の配列を固定するだけでなく、配線幅を分割するためにも使えるという点だ。

　現時点では配線幅を4分割することに成功しているが、さらにこの保護層にもパターンを形成することが考えられており、その場合、マイクロチップのインターコネクトのような、より複雑なパターン形成が可能になるという。

　研究者は、この手法が将来的に応用されることで、従来の設備のまま、より微細なプロセスルールを持つマイクロチップが製造できる可能性を示唆する。