Intelの研究部門が開催するカンファレンス「Research@Intel 2012」。10周年の今回は、米サンフランシスコのYerba Buena Center for the Artsで開催された。イベントでは、オープニングに研究部門を率いるJustin R. Rattner(ジャスティン・R・ラトナー)氏(Senior Fellow, Chief Technology Officer, Intel)が登場、同社の研究活動のアップデートを行なった。この記事では、会場に展示されたIntelの研究活動の中から、ポイントとなるものをピックアップして紹介したい。

　Rattner氏が以前、2010年代の5大重要技術として挙げたのは「近しきい電圧(Near-Threshold Voltage)」回路技術だ。今回のResearch@Intelでも、同技術の展示が行なわれた。現在のCPUは、動作電圧を一定以下に落として安定動作させることが難しい。そのためにハイパフォーマンスCPUは、低消費電力動作をさせることができない。しかし、Near-Threshold Voltage(NTV)技術を使うことで、ロジック回路の動作電圧をしきい電圧近くまで落としても動作できるようになる。

　すると、動的な電圧と周波数の遷移を、より低パフォーマンスかつ高電力効率の点まで落とし込むことが可能になる。ラフに言えば、下のチャートのようになる。電圧と周波数を段階的に変えることで、負荷に対してパフォーマンスと電力を最適化している。それを、より下へと伸ばすことで、動作しながら電力を落とすことが可能になる。

Intelのパワーパフォーマンス戦略 PDF版はこちら

　この技術がなぜ重要なのかというと、それは、最も電力効率の高いポイントが、しきい電圧近くの動作時にあるからだ。電圧は2乗で消費電力に効くため、電圧が下がれば、どんどん電力効率が高くなる。しかし、しきい電圧に近づくと、安定して動作できる周波数が急激に下がるため、一定のポイントで電力効率が下がり始める。

　下のチャートは、IntelのNear-Threshold Voltage技術を使った32nmプロセスの試作プロセッサ「Claremont」のもので、上は動作周波数と消費電力を示している。0.4Vから下になると動作周波数が急激に落ちる。そのため、0.45V前後が最も電力効率が高いポイントとなる。通常の1.2Vでの動作時と比べると、電力効率は4.7倍にもなる。つまり、現在の高速CPUが、負荷の小さい時には動作周波数を100MHz以下に下げ、電圧をぐっと下げることで超低消費電力モードに入るというわけだ。

　今回のResearch@Intelでは、Intelは22nmプロセスで製造したNear-Threshold Voltage(NTV)技術のSIMDパーミュートエンジンのプレゼンテーションを行なっていた。22nm 3Dトランジスタでの初めてのNear-Threshold Voltage(NTV)回路で、「ISSCC(IEEE International Solid-State Circuits Conference) 2012」で発表したものと基本的には同じだ。今回のイベントで見せていたのは、学会以外では、これまで出ていなかったプレゼンテーションだ。この試作回路ブロックは、4-wayから32-wayまでのリコンフィギュラブルなSIMDエンジンで、280mVから1.1Vレンジで動作する。

　IntelのNear-Threshold Voltage(NTV)技術のポイントは、ボディバイアス技術を使わずに実現している点。「しきい電圧以下やしきい電圧近くでの動作技術は新しいものではなく、以前からある。しかし、我々はボディにバイアスをかけないで実現する方法を選んだ。これにはいくつも利点があり、新しいプロセス技術に対応しやすいことも利点だ」とIntelは説明する。例えば、今回の22nmの試作SIMDブロックで、レジスタファイルに採用した「Shared P/N Dual-Ended Transmission Gate (DETG)」など、低電圧時に安定動作をさせるさまざまな回路設計テクニックを盛り込んでいる。この試作では、通常のメモリセルではなく、DETGセルを使うことで、同じディレイタイムでVminを150mV引き下げることが可能になり、さらにシェアードP/NにすることでVminを125mV下げることができたとIntelは説明している。

　Intelが同技術を重視しているのは、この技術によって、ハイエンドのスーパーコンピュータと、ローエンドのモバイルのどちらも大きな恩恵を受ける可能性があるからだ。3Dトランジスタ技術を使っても、CMOSの電圧は以前のようにはスケールしない。そのため、今後のプロセッサでは、必ず電力と電力密度が制約条件になる。これを打破するには、電力効率を上げつつ、ピークパフォーマンスを上げるという方法しかない。それには、プロセッサのパフォーマンス/電圧のスケーラビリティを広げるのが良策というのが、Intelの考え方だ。そして、同じ技術は、モバイル時に、常にプロセッサをオン状態にしておいても、電力消費を最小に押さえ込むことができるという利点となる。

　IntelのNear-Threshold Voltage(NTV)への力の入れようがわかるのは、同社が最近ISSCCやVLSI Symposiumなどに出す回路設計の論文のかなりの部分が同技術に関するものになっていること。試作も活発に行なっている(32nmでレジスタファイルとCPUコア、22nmでSIMDエンジン)。とはいえ、まだIntelはNear-Threshold Voltage回路技術を量産のCPUに採用する計画は明らかにしていない。回路オーバーヘッドについては、Intelはプロセッサ全体で見れば、それほど大きな影響はないと説明している。Intelの研究部門は力を注いでいるが、実際の製品にどう反映されるかは、全く見えていない状況だ。

　Intelの研究部門は、メニイコアのリサーチのために、48個のCPUコアをワンチップに載せた「シングルチップクラウドコンピュータ(Single-chip Cloud Computer=SCC)」を試作した。同チップは2009年に発表されたが、その実シリコンを使った、アプリケーションの実証実験も進められている。今回のResearch@Intel 2012では、48コアクラウドチップをタブレットなどモバイルデバイスに使った場合を想定した、電力制御のアプリケーションのデモが行なわれた。

　もっとも、48コアチップ自体は、電力消費が大きいため、実際のデモには使われていない。あくまでもコンセプトデモで、タブレットで多数のアプリケーションを、それぞれ別なCPUコアで動作させ、重要性の低いバックグラウドアプリが走るコアの周波数と電圧を落とすことをシミュレートしたデモ(実際にはムービー)が行なわれた。

　もう少し詳しく説明すると、このリサーチチップは、48個のPentium(P54C)コアを搭載している。Pentiumコアは2個づつペアとなり1個のタイルを形成している。合計24個のタイルがメッシュネットワークで相互接続されている。そして、4個のタイル毎に、1つのボルテージアイランドを形成している。

　つまり、48コアが8コアずつ6リージョンに別れており、6リージョンそれぞれで別な電圧を取ることができる。そして、動作周波数は2コアのタイル毎に変更することができる。6つの異なる電圧リージョンと、24の異なる周波数リージョンで、48個のCPUコアを駆動できる。そのため、負荷の低いジョブを1つのボルテージアイランドに集めれば、各タイルの周波数を下げて、電圧をぎりぎりまで下げることで、チップ全体の電力を下げることが可能になる。

　将来的には、モバイルプロセッサも、数十個のコアを載せるようになるため、こうした制御も現実味を帯びている。また、Near-Threshold Voltage(NTV)技術をこうしたモバイルチップに加えた場合は、負荷の低いコアの電圧をさらに下げることが可能になり、電力をさらに下げることが可能になる。イベントで説明を行なっていた研究員も、メニイコアへのNear-Threshold Voltage(NTV)の適用が望ましいと語っていた。

　もっとも、現実的には多数の電圧リージョンに異なる電圧を供給するためには、ボルテージレギュレータ(VR)のチャネル数が多く必要になる。これについては、ボルテージレギュレータ(VR)のオンダイ(On-Die)化が、将来は適用できるだろうとIntelは説明している。また、現在のリサーチチップはホモジニアス(Homogeneous:均質)のSMP(Symmetric Multi-Processing)構成だが、将来はヘテロジニアス(Heterogeneous:異種混合)マルチコアの試作も視野に入れていると言う。

　省電力関係では、このほか、プロセッサをスリープ状態に保ちながら、ネットワーク経由のデータを受け取るネットワークコントローラの技術が展示された。現状では、ネットワーク越しのデータをアップデートしようとすると、メインのCPUをアクティブ状態にしなければならない。それを避けるために、NICのファームウェアを拡張した実験を行なったという。CPUがスリープ時に、電子メールやフェイスブックなどSNSのアップデートなどをNICが受け取り、CPUがスリープから復帰した段階でCPUにフォワードする。もっとも、これには少しトリックがある。

　改良ファームウェアは、プロセッサがスリープ時に、NICだけを動作させ、まず、パケットフィルタリングで不要なインカミングパケットを廃棄する。例えば、プリントリクエストなどはフィルタする。その上で、必要なパケットだけを、NICに内蔵するパケットバッファ(通常はオーバーフロー対策のためのバッファ)に格納する。

　CPUは復帰時に、NICから貯めてあったパケットをバッファから受け取り、アプリケーションがそれぞれメールの本文や、SNSのアップデートの本体を、サーバー側にリクエストする。それによってアップデートされる。既存のNICのパケットバッファを利用した、ファームウェアのトリックで実現するため、実装は非常に簡単だとIntelは説明する。ただし、バッファは実際には非常に小さいため、対応できるパケット数はかなり制限される。I/O回りを管理するマイクロコントローラが常にデータを受け取るようなソリューションとはレベルが異なる。

　Research@Intel 2012での省電力技術の最後は、ノートPCやモバイルデバイスでのソーラーパネル充電の提案だ。今日、太陽電池パネルが高価についているのは、パネル側にさまざまな電子部品が載っているためだという。具体的には、バッテリ、バッテリチャージャ、ボルテージレギュレータ、マイクロコントローラ、MPPT内蔵DC/DCコンバータなどが搭載されている。しかし、もしノートPCに、パネルから直接給電する口があれば、コストを引き下げて、ノートPC向けソーラーパネルを普及させることができるだろうという。

　具体的には、Intelの研究部門では、USBの電力線を使った実装を想定しているという。ソーラーパネル側は、USBコントローラすら実装せず、USBの電力線で、そのまま給電する。ノートPCなどモバイルデバイス側には、新たにUSB給電を管理するチャージャを実装し、USB電力線経由で給電されるさまざまな電力ソースを管理する。バッテリを充電したり、バッテリからの給電とミックスしたり、さまざまな方法を取ることができるようにするのが理想だと言う。

　Research@Intel 2012に出展された省電力関連の技術だけを概観したが、実際にはイベントには、このほかさまざまなテーマの展示とプレゼンテーションが行なわれていた。後日の記事では、その中でユニークなものをピックアップして紹介したい。