後藤弘茂のWeekly海外ニュース
IntelがAtomよりさらに低電力なCPU「Quark」を発表
～その正体はClaremont?
（2013/9/11 14:46）
The Internet of Things(IoT)のためのCPU Quark
Intelはさらに低電力のレベルにまでx86 CPUコアのカバレージを伸ばす。それが、新しいIntelのプロセッサ「Quark(クォーク)」ファミリの意味だ。従来のAtomベースの製品に対して、Quarkは5分の1のサイズで、10分の1の消費電力を達成できるという。いわゆるマイクロコントローラのレベルのプロセッサだ。とはいえ、Intelの狙いは、マイクロコントローラを置き換えることではなく、このチップで新市場を切り開くことだ。
もっと明瞭に言えば「The Internet of Things(IoT)」、つまり、あらゆるデバイスがインターネットに接続される世界へQuarkで対応しようとしている。そして、IoTで開ける代表的なアプリケーションはウェアラブルコンピューティングだ。現在、コンピュータ業界はこのビジョンで突っ走っており、Intelもそれに対応したと言える。
もっとも、実際には、IoTやウェアラブルに対しては、元々組み込みに強いARMが手を伸ばしつつある(例えば、Google GlassはARM)。組み込みプロセッサの進化形なので、本来的にはARMの土俵だ。そのため、ここで手をこまねいていると、ARMに占有されたモバイル市場の二の舞になりかねない。そのため、Intelは急いで対応する必要があり、Quarkがその解答として急遽登場した。
原子より小さなクォーク
同社は、現在米サンフランシスコで開催されている開発者向けカンファレンス「Intel Developer Forum(IDF)」で、Quarkファミリを発表した。Quarkの特徴は、超低消費電力のプロセッサコアで、SoCの核となり、論理合成が可能なフルシンセサイザブルコアであること。ネーミングは非常にわかりやすく、「原子(Atom)」より小さいから「クォーク(Quark)」(原子の中心にある原子核の陽子と中性子は、それぞれ3個のクォークで構成されている)となっている。
QuarkはフルシンセサイザブルなソフトIPであるため、原理的にはIntel以外のファウンダリでも製造ができる。IntelのCEOのBrian Krzanich氏も、Intelの外に出すことはできると認めるが、現在の計画ではIntel内部での製造に留めるという。シンセサイザブルにしたのは、SoC設計の自由度を高めるためだという。
Quarkで目指すデバイスの例としてKrzanich氏は、アームバンド型のコンピューティングデバイスを示した。Samsungが腕時計型の「GALAXY Gear」を発表し、Appleが“iWatch”を開発していると噂される中での、Intel版ウェアラブルデバイスのコンセプトのお披露目だ。
Intelは超低電力x86 CPUのテストチップをISSCC等で発表
Quarkのようなx86CPUベースの超低電力SoC自体は、実は難しくはない。CPUコアに関しては、より低電力で低パフォーマンスのコアを用意すればいいからだ。そして、Atomよりも電力消費が低く電力効率の高いコアを作ること自体はさほど難しくはない。
実際に、Intelはそうしたテストチップを作っている。2012年の2月のISSCC(IEEE International Solid-State Circuits Conference)で詳細を発表した「Claremont(クレアモント)」がそれだ。Claremontは「近しきい電圧(Near-Threshold Voltage:NTV)」回路技術のテストのために開発されたx86 CPUとI/Oを集積したチップだ。Intelは2012年のチップカンファレンス「Hot Chips」とIntelの研究部門のカンファレンス「Research@Intel 2012」でも、同チップの説明を行なっている。
ロジックLSIは、動作電圧を一定以下に落として安定動作させることが難しい。そのためにハイパフォーマンスCPUは、一定以下の低消費電力動作ができず、動作時に無駄に電力を消費してしまう。しかし、NTV技術を使うことで、ロジック回路の動作電圧をしきい電圧近くまで落としても安定動作できるようになる。そして、NTVレンジで動作する場合は、パフォーマンス/電力効率は、通常のオペレーション時より最大5倍に高まる。
Claremontは、このNTV技術で試作したCPUで、試作チップのダイ(半導体本体)は5mm角程度、消費電力は動作時の最低電力で20mWだ。面白いのは、このスペックが、今回Intelが語ったQuarkベースのチップのスペックによく似ていることだ。Intelが公開したQuarkチップは手に持ったサイズを見るとパッケージが1cm角を少し越える程度、ダイは5mm角前後に見える。5mm角なら面積は25平方mm程度で、Atom系SoCの3分の1～5分の1のサイズとなる。電力はNTV動作時なら20mW以下で、これも初代のAtomと比べると10分の1以下だ。
Claremont疑惑があるIDFでのQuark
こうして見ると、Intelが今回のIDFで見せたQuarkは、Claremontではないかという疑問が沸いてくる。Claremontなら、すでにテストシリコンがあるので、見せることができる。Claremontの中身は、“フルシンセサイザブル”なPentiumコア(P54C)で、シンセサイザブルなx86コアというQuarkの条件も満たしている。ダイサイズ的には、IDFで見せたチップにほぼ近い。
しかし、IntelがClaremontを本当に製品として持って来るかというと、そこは疑問だ。Claremontはテストチップで、製品として設計されたチップではない。プロセスは32nmのHKMGプロセスで、ダイのほとんどはI/Oエリアで占められている。P54CのCPUコア自体も、32nmで2平方mmと決して小さくはない。ダイエリアに最適化したCPUコアマクロになっていないからだろう。
こうした状況を考えると、次のようなシナリオが浮かんでくる。IntelはThe Internet of Things(IoT)への対応を迫られていた。刷新された新経営陣は、それに対する解答をすぐに見せなければならない。それも、できるなら、形があった方がいい。それなら、まず、目の前にあるテストチップを、とりあえずの見せ球としてプレゼンテーションしよう。そういった経緯だったのかも知れない。
真のQuarkは、まだこれからか
いずれにせよ、Intelはきちんと製品として設計するなら、Pentium(P54C)コアより遙かに先進的なコアを、同程度のダイエリアに押し込むことができる。最新のローパワーコア「Silvermont(シルバモント)」でさえ、22nmで2平方mm台のサイズになっていたことを考えれば、切り詰めようはいくらでもある。例えば、初代AtomのBonnell(ボンネル)コアを、シングルデコード&イシューに変えれば、かなりコアは小さくなる。Quarkの実際の製品は、そうしたコアになっているかも知れない。
1つだけ明確なことは、プロセッサ戦争の舞台は、PC&サーバー向けCPUコアから、低電力なモバイルCPUコアへと広がり、次は、より低電力で小さなコアの領域にまで広がろうとしていることだ。次の戦場はARMの製品系列で言えば、Cortex-A5/A7やCortex-R系の領域で、Intelもそこに対応しようとしていると見られる。ちなみに、Appleも第2のCPU開発部隊を立ち上げたと言われているが、それも同じ領域をターゲットにしているかも知れない。
