Intelの次世代CPUアーキテクチャである「Sandy Bridge(サンディブリッジ)」、「Ivy Bridge(アイビーブリッジ)」には、PC&サーバーで合計4種類のソケットがある。Sandy Bridge世代で3種類があり、22nmプロセスのIvy Bridgeで1種類が加わると見られる。また、Nehalem(ネヘイレム)世代とは、原則としてソケットの互換性がない。ソケットの差異が増大してややこしくなっている一因は、システム統合化が進んでいることにある。

　以前は、CPU側のI/Oは単純なFSB(フロントサイドバス)だけだったため、ソケットの互換を維持することは比較的簡単だった。物理的なFSBインターフェイスは、それぞれのCPUでほとんど差がなく、CPU世代毎の差異もFSBのスピード程度だった。システム全体でのインターフェイス回りの差異は、チップセット側で吸収しており、CPU側には影響がなかった。しかし、現在は、メモリインターフェイスやPCI Expressなど多くのI/OがCPU側に取り込まれている。そして、システム階層毎にインターフェイス回りが異なり、またCPU世代毎にそれらの機能に変更が加わる。そのため、CPUソケットの互換を取ることは難しくなりつつある。

Sandy Bridgeのダイ(PDF版はこちら)

Intel CPUの移行(PDF版はこちら)

　Sandy Bridge/Ivy Bridge世代のソケットで、ローエンドに位置するのはLGA1155の「Socket H2」だ。LGA1155は、エントリレベルのUP(ユニプロセッサ)サーバーとデスクトップPC向けで、対応するCPUはSandy Bridge-DTとなる。主にエントリDP(デュアルプロセッサ)サーバー向けSandy Bridge-ENは、LGA1356の「Socket B2」になる。メインストリームDPサーバー向けSandy Bridge-EPと廉価版MP(マルチプロセッサ)サーバー向けのSandy Bridge-EXは、LGA2011の「Socket R」だ。

Sandy Bridgeのインターフェイス(PDF版はこちら)

　これら3種のソケットは、いずれもメモリやI/Oのインターフェイス回りの構成が異なっている。最大の違いはCPU間インターコネクトのQuickPath Interconnect(QPI)。CPUソケットが1個のUPシステム向けのSocket H2(LGA1155)は、CPU間を接続するQPIをサポートしない。それに対してCPUソケットが2個のDPシステムもカバーするSocket B2はQPIを1リンクだけサポートしており、2ソケットのCPUを相互接続できる。

　一方、4 CPUソケットのMPをカバーするSocket Rは、QPIを2リンクサポートし、それぞれのCPUが別な2個のCPUと接続できる。Socket Rでは、QPI 2リンクで2個のCPUを相互接続することで、より広帯域のチップ間接続も実現できる。こうしたQPI数による差別化に付帯して、メモリインターフェイス数やPCI Expressレーン数などもソケット間で大きく異なる。

　このようにSandy Bridgeのソケットは、基本的には、マルチプロセッサ構成の階層に基づいたソケットの差別化となっている。しかし、Nehalem世代では、CPUソケット数の階層と、ソケットとプラットフォームの階層がある程度一致していていたが、今回のSandy Bridgeでは、よりズレが大きくなっている。これは、Intelが単純なソケット数ではない尺度を当てはめ始めたことを意味する。

　具体的には、サーバーについては下の図のようになる。Nehalemでは、基本は下のような構成になるようにCPUソケットのバリデーションを行なっていた。ソケット単位のセグメントはNehalem世代の3から、Sandy Bridge系では4つに増えると見られる。2ソケットのUPサーバーは2つにセグメントが分かれる。

　つまり、Intelはそれぞれのソケットセグメントに2つのサブカテゴリがあると見ている。1つは、最低限な機能のCPUを望むエントリー市場、もう1つは1ランク上の機能のCPUを望むプレミアム市場。それぞれのソケット数セグメントにまたがる形で、ソケットを提案しようというのが発想だ。もちろん、その裏には、相対的に低コストな4ソケットサーバーで攻めるAMDに対抗するという狙いもある。

Sandy Bridgeのサーバー向けセグメント(PDF版はこちら)

　各ソケット数毎の、Sandy Bridgeのシステム構成を、Nehalem世代と比べると、さらに構図が見えてくる。

　Sandy Bridgeの最上位のSandy Bridge-EXは、MP(マルチプロセッサ)構成をサポートするため、CPU間インターコネクトとしてQuickPath Interconnect(QPI)を2リンク備えている。しかし、2つのQPIリンクでは、1個のCPUは2個のCPUとしか接続ができない。そのため、4ソケット構成時には3個目のCPUにアクセスするには2ホップかかってしまう。つまり、隣のCPUを中継しなければ、最も遠いCPUにアクセスすることができない。

　それに対して、Nehalemの最上位のNehalem-EX/Westmere-EXのMP向けソケット「Socket LS」は、よりインターコネクトリッチな構成になっている。QPIは4リンク(うち1リンクはPCHとの接続に使用)で、4ソケット構成でも各CPU間を1ホップで接続できる。QPIが4リンクなのは、IOHとの接続がQPIであるためだ。IOHとの間をQPIで接続しているのは、PCI ExpressがIOH側にあり、IOHとCPUの間も帯域が必要であるためだ。いずれにせよ、IOH接続の分を除いても、Nehalem-EXはSandy Bridge-EXより1リンク分QPIが多い。

　このことから、Sandy Bridge-EXのSocket R(LGA2011)での4ソケット構成は、コスト重視の、廉価プラットフォーム向けであることがわかる。Nehalem-EX系の方が、より大規模システム指向だ。メモリ回りも同様で、Nehalem-EXはメモリバッファチップ「Mill Brook」を使うことで、コストはかかるが大容量構成に対応する。また、Nehalem系の32nmのWestmere-EXは10コア20スレッドで、Sandy Bridge-EXの8コア16スレッドを上回る。つまり、Sandy Bridge-EXとNehalem/Westmere-EXは、かなり位置づけが異なるプロセッサだ。

　IntelはSandy Bridge-EXを投入した後も、Westmere-EXを併存させるとしている。その理由は明瞭で、Westmere-EXのシステム構成でないとカバーできない領域があるとIntelが考えているからだ。そのため、Bridge系CPUで最上位に来るIvy Bridge-EX-Aは、よりNehalem-EXに近いフィーチャを備えたものになるだろう。

　Ivy Bridge-EX-Aは、おそらくQPIを3リンク備え、4ソケット構成でも全てのCPUに1ホップでアクセスできるようになると推定される。当然、CPUソケットはSocket R(LGA2011)と異なるものとなる。メモリ回りも異なる可能性が高いが、4チャネル以上となるとメモリブリッジチップを使うことになる。AMDはコスト高になるメモリブリッジチップを使う計画を取りやめている。

Sandy Bridgeの4ソケット構成のシステム(PDF版はこちら)

　2ソケットのDP(デュアルプロセッサ)構成は下の図のようになる。エントリーDP向けのSandy Bridge-ENでは、CPU間インターコネクトのQPIが1リンクであるため、2個のCPU同士を相互接続しかできない。しかし、Nehalemと異なり、PCHとの接続はDMIであるため、1 QPIでDP構成ができる。システム全体の構成では、メモリチャネル数やPCI Expressのレーン数も含めて、Nehalem-EPと同等かそれ以上となっている。

　プレミア2ソケットであるSandy Bridge-EPは、Nehalem-EPよりかなりリッチな構成になる。Sandy Bridge-EPは、Socket R(LGA2011)で2 QPIリンクを備えるため、DPの場合はCPU同士を2リンクで接続できる。メモリインターフェイスは1CPU毎に4チャネルなので、チャネル数も33%増える。PCI Expressのレーン数も合計80で、通常構成のNehalem-EPの倍以上になる。

Sandy Bridgeの2ソケット構成のシステム(PDF版はこちら)

　サーバー&ワークステーション系での1ソケットのUP(ユニプロセッサ)構成は下のようになる。デスクトップPCも、ほぼこれに準じたものになる。ワークステーションでは、さらにSandy Bridge-EPを使ったハイエンドのUP(ユニプロセッサ)構成がある。

Sandy Bridgeの1ソケット構成(PDF版はこちら)

　こうして見ると、Intelは、サーバーでのマルチプロセッサ構成の差別化という戦略を維持していることがわかる。Sandy Bridgeでの戦略は、結果的にはソケット構成を、さらに細階層化している。

　この戦略の弱点は明白で、それはソケットが細分化され、市場セグメントが分断されることだ。だから、サーバー市場でのライバルであるAMDがこの戦略に対抗できる術も明瞭だ。それはソケット種を絞り込んで(できれば上から下まで1種類)、セグメントの分断をなくすことだ。AMDがそこに気がつけば、そうした戦略を取ってくるだろう。