後藤弘茂のWeekly海外ニュース

IDF北京でベールを脱いだIntelの「Sandy Bridge」



●4コア版Sandy Bridgeは220平方mm程度のダイサイズ

 Intelは、今年(2010年)第4四半期に量産を始める次期CPU「Sandy Bridge(サンディブリッジ)」のベールをはいだ。中国北京で開催されている「Intel Developer Forum(IDF) 2010 Beijing」で、Sandy Bridgeのウェハを公開。また、内部バスの接続形態など、アーキテクチャの一部を明らかにした。その結果、Sandy Bridgeについて、さらに姿が明瞭になってきた。

公開されたSandy Bridgeのウェハ Sandy Bridgeの概要 Sandy Bridgeのマイクロアーキテクチャ

 300mmウェハ上でのSandy Bridgeは、横に14個弱、縦に28.5個程度が配置されている。計算上ではダイサイズ(半導体本体の面積)は220平方mm台となる。この極端に横長のSandy Bridgeは4コアプラスGPUコアの製品であることがわかっている。下は、今回のIDFで公開されたダイ写真をベースに作成したSandy Bridgeのレイアウト図だ。

Sandy Bridgeのダイレイアウト
PDF版はこちら

 IntelのパフォーマンスCPUは、現在ダイサイズがBloomfield(ブルームフィールド)で263平方mm、Lynnfield(リンフィールド)で296平方mmと、200平方mm台後半に達している。もともと、IntelのパフォーマンスデスクトップCPUのダイサイズは200平方mm前後だったのが、パフォーマンスCPUが4コア化して以来、ダイが肥大化していた。Sandy Bridgeでは、久々にダイサイズが200平方mm台前半と、より低い水準に落ちる。

 32nmプロセスで製造される4コア版のSandy Bridgeは、45nmプロセスのNehalem(ネヘイレム)系4コアCPUよりもダイサイズが小さくなる。その分、製造コストが安い。つまり、Intelは4コアCPUの低価格化を、より積極的に行なうことが可能になる。Sandy Bridgeの220平方mmは、GPUコアも含んだ数字であり、システム全体での製造コストはさらに低くなる。

Sandy BridgeとNehalem系4コアの比較
PDF版はこちら

●Nehalemから意外と増えないSandy BridgeのCPUコアのサイズ

 Sandy BridgeはIntelの32nmプロセス「P1268」で製造される。P1268では、すでにNehalemマイクロアーキテクチャ系のWestmere(ウエストミア)が製造されている。同じ32nmプロセスで、Nehalem系とSandy Bridge系を比べて見ると、面白いことがわかる。

Intelプロセス技術ロードマップ
PDF版はこちら

 32nm版デュアルコアのWestmere 2Cのダイは2個のCPUコアと4MBのL3キャッシュ、QuickPath Interconnect(QPI)ベースのMCPインターフェイスなどで構成されている。同縮尺で2つのCPUを比べたのが下の図だ。比較すると、まず、CPUコアのサイズがそれほど変わらないことがわかる。

 Sandy BridgeのCPUコアは、同プロセスのNehalem系のCPUコアより10%程度しか大きくなっていない。Sandy Bridgeでは、浮動小数点SIMD(Single Instruction, Multiple Data)演算ユニットの拡張などが行なわれているが、ダイエリアへのインパクトは10%程度の枠に収まる程度であることが推測できる。

 Nehalem系では各CPUコアにL3キャッシュスライスが2MBずつ付属している。同縮尺で同プロセスのSandy Bridgeを比べると、各CPUコアの下のL3キャッシュ部分の面積が、Nehalem系とほぼ同じであることがわかる。つまり、Sandy Bridgeのダイでは、各CPUコアに2MBずつのL3キャッシュスライスが付属している可能性が高い。ちなみに、Intelは32nmプロセスではCPU向けに3種類の異なるSRAMマクロを持っている。L3キャッシュはメモリセル密度がもっとも高いLV SRAMで構成されており、これはSandy Bridgeでも同じだと推測される。

Sandy BridgeとClarkdale/Arrandaleの比較
PDF版はこちら
Westmere 2CのSRAM配置
PDF版はこちら

●同じPC向け4コアでも2つの異なるダイが存在する可能性

 各CPU毎に2MBのL3キャッシュという構成が奇妙なのは、デスクトップとサーバーでは4コア版のL3キャッシュスライスは各CPU毎に1.5MBで、4コア版では合計6MBのL3キャッシュになるとされていることだ。各コアに1.5MBのL3スライスでは、ダイレイアウトから推定されるキャッシュ量の2MBと合致しない。

 Sandy Bridgeでは、CPUコア群とGPUコア群はL3キャッシュを共有するため、GPUキャッシュに0.5MBずつ取られる可能性も考えられる。ただし、効率を考えるとGPUキャッシュの量が固定されているとは考えにくい。SRAMセル部分の冗長性のために余裕を持たせている可能性もあるが、Intel CPUの場合はそれも考えにくい。Intelは、キャッシュSRAMでは小さなレベルで冗長性を持たせているため、0.5MBもの量をディセーブルにする必然性はない。

 一方、ノートPC版の4コアSandy Bridgeでは、L3キャッシュは最大8MBという情報もある。8MBなら、ダイから想定されるキャッシュ量と合致する。そこで浮上する可能性は、ノートPC版Sandy Bridgeが各コア2MBのL3で、デスクトップ&サーバー版Sandy Bridgeが各コア1.5MBであることだ。だとしたら、同じ4コア版Sandy Bridgeでも、異なる種類のダイが存在する可能性がある。だとすれば、上の図の4コア版Sandy BridgeのダイはノートPC向けの8MB L3キャッシュ版となる。そして、それとは別に6MB L3版のSandy Bridgeが存在することになる。

 これは、プロセッサの常識からすれば奇妙なことだ。

 プロセッサメーカーは、通常、デスクトップ版とノートPC版を同じダイから派生させる。なぜなら、その方がスピードイールド的に都合がいいからだ。ノートPC用のCPUでは、比較的低い消費電力でそこそこのパフォーマンスを達成できるものが欲しい。そこで、製造したCPUダイから、そうした特性を持つダイを選別することになる。

 通常、駆動電圧を下げても良好なパフォーマンスを維持できるダイは、電圧を上げれば高速に動作できるダイだ。そのため、プロセッサベンダーは、電力当たりのパフォーマンスの高いチップからハイエンドデスクトップ&サーバーCPUとノート用CPUを作る。そして、下位の、電力消費が大きい割に性能が今ひとつのダイからは、通常のデスクトップ&サーバーCPUを作る。こうすると、無駄なくダイを製品に使い切ることができるため、効率がいい。

 しかし、もしSandy Bridgeでデスクトップ&サーバー版とノートPC版が別ダイだとすれば、話は違ってくる。IntelはノートPC版Sandy BridgeのダイをノートPC向けに使い切らなければならない。これまでのCPUの常識からすれば考えにくいが、Sandy Bridgeの“出自”を考えると、その可能性も否定できない。なぜなら、Sandy BridgeはモバイルCPUを開発してきたイスラエルのハイファ(Haifa)にあるIntelの開発施設「Haifa Design Centre(ハイファデザインセンター)」を中心に開発されたからだ。

 同センターで設計されたPentium Mは、ノートPC向け製品だけだった。それを考えると、ノートPC向けに別ダイを用意する可能性もある。ただし、ダイのバリエーションが増えれば、それだけバリデーション(検証)作業が増えて大変になる。

●2コア版Sandy Bridgeのダイサイズは150平方mm台

 4コア版のSandy Bridgeのダイサイズが明らかになったことで、2コア版Sandy Bridgeのダイサイズも類推が容易になった。予想される2コア版のダイサイズは150平方mm台だ。150平方mmというダイサイズは、Intelの伝統的なメインストリームCPUのダイサイズである140平方mm前後のラインに当てはまる。ダイサイズから見ると、Sandy Bridgeの2コア版がメインストリームのCPUだ。

 下は4コア版から予想される2コア版Sandy Bridgeのレイアウトだ。Sandy Bridgeは、最初から2コア版を派生しやすいようにモジュラー設計になっており、そのために4コア版と2コア版をほぼ同時期にリリースすることも可能になると見られる。

 ただしトレードオフもある。4コア版のSandy Bridgeには、ダイの左下が無駄な空きスペースになっているように見える。これは、インターフェイス回りを2コア版に合わせて設計、4コア版はそれを引き延ばす形で設計されたためと推測される。

Sandy Bridge 2コア/4コアのダイレイアウト(筆者予想)
PDF版はこちら

 4コアと2コアのSandy Bridgeを、IntelのCPUダイサイズ図に当てはめてみると、次のようになる。Sandy Bridgeは、4コアがパフォーマンスCPU、2コアがメインストリームCPUのダイサイズのラインに合致する。しかし、最下層の100平方mm以下、80平方mm前後までのダイサイズのラインには到達しない。Nehalemアーキテクチャの、79平方mm(GPUコアやメモリコントローラは含まない)のWestmere 2Cが占めている。また、45nmプロセスのAtom系CPU「Pineview(パインビュー)」も同レベルのダイサイズだ。

Intel CPUのダイサイズ移行図
PDF版はこちら