Intelは、次世代CPUマイクロアーキテクチャ「Sandy Bridge(サンディブリッジ)」の実シリコンを初公開した。Intel Developer Forum(IDF)で登場したSandy Bridgeは、4 CPUコアに1 GPUコア、メモリコントローラにPCI Expressを内蔵すると見られるバージョン。デスクトップではパフォーマンスPCからメインストリームPC向け、モバイルではパフォーマンス向けになると推定される。

　IDFでは、実チップによる動作デモが行なわれたほか、パッケージやダイレイアウトも極短時間だが公開された。IDFで公開されたダイ写真を元した、大まかな構成は下のダイレイアウト推定図の通りだ。PC向けのSandy Bridgeでは、この他に2 CPUコアバージョンがある。

Sandy Bridgeのレイアウト推定

　見ての通り、Sandy Bridgeダイ上にはCPUコアが4個と、その下に8MBの大容量キャッシュが載っている。キャッシュの量は、同じ32nmで製造される「Clarkdale(クラークデール)/Arrandale(アランデール)」のCPUダイ「Dual-core Westmere(ウエストミア)」との比較で容易に測ることができる。

　Sandy BridgeはGPUコアをオンダイにすることがIDFで公式に明らかにされたため、左側の大きなロジック回路ブロックがGPUコアと推定される。GPU部分は、CPUコア約2個分のサイズとなっている。

　ダイの下エッジには、かなり長めのインターフェイスブロックがある。均質に見える長いブロックであることから、DRAMインターフェイスであると推定できる。ダイの右側にあるブロックはサイズから見てPCI Expressを含むI/Oブロックだと推定される。後述する別な理由からも、下がメモリ、右がPCI Expressだと考えられる。

　左のGPUブロックの中にもI/Oパッドとおぼしき長方形部分がエッジに見える。そのため、長い下エッジのかなりの部分と、短い左右エッジでもかなりの部分がI/Oパッドで占められると推測される。この構成だと、電源ラインは主に上エッジから入れることになるだろう。

　Sandy BridgeのI/O配置は、実は、Nehalem(ネヘイレム)マイクロアーキテクチャのクアッドコアCPU「Lynnfield(リンフィールド)」、「Clarksfield(クラークスフィールド)」とよく似ている。逆に、Lynnfield/Clarksfieldの構成から、Sandy Bridgeのインターフェイスの配置を推定することができる。似た配置にしているのは、Sandy Bridge系とLynnfield系の間で、ピン配置レベルでの互換性を保ち易くするためだと推定される。

Sandy BridgeとLynnfieldの比較

　Sandy Bridgeのダイサイズ(半導体本体の面積)は220平方mm前後と見られる。ダイサイズは、IDFのプレスセッションで公開されたモバイル版Sandy Bridgeのパッケージから推測できる。パッケージサイズはCore i7モバイルと同じ37.5mm角だと見られるため、中央の黒いダイの大きさは、およそ21～22mm×10mm程度と推測される。

　もちろん、前提となるパッケージ写真が厳密な正確さのものではないため、ダイサイズには誤差はある。しかし、それほど大きい範囲ではないだろう。計算上のダイサイズは210～220平方mm前後で、これは以前Webにリークされた225平方mmという数字とほぼ一致する。チップの縦横の比率は、ほぼ1対2で、CPUのダイとしてはかなり細長い。

Sandy Bredgeのパッケージ

　210～220平方mm前後と推定されるSandy Bridgeのダイサイズは、Nehalem(ネヘイレム)マイクロアーキテクチャで最初に登場した「Bloomfield(ブルームフィールド)」の263平方mmより一回り小さい。BloomfieldにPCI Expressを加えたLynnfieldの296平方mmと比べるとさらにコンパクトだ。BloomfieldとLynnfieldは45nmであるのに対して、Sandy Bridgeは32nmなので同じ4コアでも小さくなるのは当然だ。

　さらに、Sandy Bridgeのダイサイズは、CPUにGPUコアも含めたノースブリッジ(GMCH)機能を全て統合した数字だ。32nmで製造されるSandy Bridgeのダイは、相対的にかなり小さいことになる。実質的には、ノースブリッジを統合しない時代のCPUの、100平方mm台後半のダイサイズに等しいと言える。メインストリームを十分に狙えるダイサイズだ。

　また、Sandy Bridgeのこの構成でCPUコアがデュアルの製品が登場するなら、そのダイサイズはおそらく150平方mmかそれ以上になるだろう。GMCHを含んだダイサイズであることを考えると、このチップで、Atom系が占めるボトムエンドを除いたバリューPC市場までをカバーできるだろう。

Sandy BredgeとNahalem系の比較

CPUダイサイズの推移

　Sandy Bridgeは、全体が比較的コンパクトであるだけでなく、CPUコアも非常にコンパクトだ。Sandy Bridgeのダイを、同じ32nmプロセスで製造されるClarkdale/ArrandaleのCPUダイであるDual-core Westmereのダイと比較するとよくわかる。

　32nmのWestmere系CPUコアは、45nmのNehalem系CPUコアとレイアウト自体はほとんど変わっていない。サイズは45nmコアが約29平方mmであるのに対して、32nmコアは17平方mm以下にシュリンクしている。シュリンク率は約50%台の後半となる。

　それに対して、32nmのSandy Bridge系CPUコアは、約19平方mm程度のサイズと見られる。つまり、同じ32nmでは、Sandy BridgeのCPUコアはNehalem系のWestmereのCPUコアより十数%大きいだけということになる。Sandy Bridgeでは、Intel AVX(Advanced Vector Extensions)命令セットの実装と、それに付帯する命令デコーダの拡張が行なわれているはずだ。しかし、このコアサイズの差を見ると、それ以上にトランジスタ数を増やす大規模な拡張は、それほど多くなさそうに見える。

Sandy BridgeとWestmereの比較

　そう考えると、Sandy Bridgeでは、統合化にポイントが置かれ、CPUコア自体の拡張はそれほど大きくないというコンセプトであることが予想される。ただし、ひとつだけ明瞭に拡張が予想される部分もある。それはターボ(Turbo)機能だ。

　Sandy Bridgeでは、電力制御を行なう「PCU(Power Control Unit)」が拡張され、さまざまなトリガーでターボモードへの遷移が行なわれるようになる。Penryn/Nehalemで採用された、TDP(Thermal Design Power:熱設計消費電力)と電力消費のヘッドルームを利用して、特にCPUコアがアイドル時にターボする方法だけにとどまらない。環境温度の変化を利用する方法、プラットフォーム温度の変化を利用する方法などが採用されるという。

　これらのターボ手法を使う利点は、CPUマイクロアーキテクチャの変革を行なわずに実効性能を引き上げることができる点だ。現在のNehalemのPCUアーキテクチャを見ると、こうしたターボのトリガーを容易に増やすことができる構造になっている。Sandy Bridgeでは、おそらく、それが実現されるだろう。

Sandy Bridgeで拡張されるターボ機能

　Sandy Bridgeに内蔵されるGPUコアは、I/Oと見られるブロックも含めて45平方mm程度。純粋にGPUコア部分だけでも、おそらくCPUコアの2倍のサイズだ。45nmプロセスでのIntel統合グラフィックスGPUコアは、Clarkdale/ArrandaleのGMCHであるIron Lakeから推定すると50平方mm程度か、それ以下。だとすると、32nmのSandy BridgeのGPUコアが40平方mmクラスだとすると、性能的にも強化されている可能性は高い。

　この他、Sandy Bridgeは以前から内部バスの設計が一新されていると言われてきた。PC向けバージョンでバス回りが革新されているかどうかはわからないが、サーバー版では確実にバスは強化されているだろう。Intelは、このところ「Larrabee(ララビ)」「Nehalem-EX(Beckton:ベックトン)」と、リングバスを使ったアーキテクチャを発表して来ている。リングバスは、キャッシュのコヒーレントのためのスヌープあるいはブロードキャストのトラフィックを載せるには都合がいい。そのため、Intelがリングバスを採用する可能性は高い。

リングバスを採用する可能性