後藤弘茂のWeekly海外ニュース

光ディスクがNANDフラッシュに置き換えられる日が来る?



●プロセス技術でDRAMを追い越したNANDの10年

 プロセス技術の微細化がスピードダウンしたNANDフラッシュメモリ。そのため、NANDは今、ターニングポイントに来ている。他の半導体デバイスと同じムーアの法則(現行は2年で2倍)か、それを下回る(これからは3年で2倍?)大容量化ペースに沿うのか、それともペースの速い大容量化をまだ進めるのか。

 NANDフラッシュメモリの強味は、これまで、他のメモリ技術を圧倒する急激な大容量化(=低価格化)にあった。DRAMを始めとする他の半導体メモリが、2年で2倍程度のペースで容量を増加するのを尻目に、NANDだけは1年数カ月で2倍の急ペースで容量を増加させて来た。そのために、割安感がどんどん広まって搭載機器が急発展し、適用される市場も広がり、1年に平均で約2.7倍という急激なピッチで総ビット量を増加させて来た。今では、NANDがDRAMを抜いて、最も大量(多くの容量)に生産されるメモリとなっている。

 NANDの急速な大容量化には、メモリセルの小型化などさまざまな技術要因があるが、プロセス技術の進歩が占める割合も非常に大きかった。NANDは当初はDRAMより1〜半世代遅れたプロセス技術で製造されていたが、2002〜2003年頃に逆転。それ以降はNANDの方がDRAMより進んだプロセス技術で製造されるようになっている。先端より1〜2歩遅れたプロセス技術からスタートして先端プロセス技術まで突っ走って来たため、NANDのプロセス微細化は急速に進んだ。下が、Denali Softwareが2007年に開催した「Memcon 07」での、NANDとDRAMのプロセスノードを比較したスライドだ。NANDがDRAMを追い抜くところがよくわかる。

NANDとDRAMのプロセスノード比較

 しかし、NANDの大容量化を支えてきた最も重要な要素であるプロセス微細化のペースは、過去2〜3年で鈍化し始めている。そのため、そのままでは、今までの大容量化ペースの維持は難しくなりつつある。これまでは、1年から1年6カ月で、次のプロセスノードへと移行し、その度に、同じダイサイズ(半導体本体の面積)でメモリ容量は倍へと増えてきた。しかし、今は、他のデバイスと同じ2年で1世代分プロセスを移行し、その度に2倍に容量を増やすペースに落ちつつある。

●半導体ロードマップが示すNANDマジックの終焉

 この傾向は、半導体業界のロードマップであるITRSのチャートを見るとよくわかる。下は、チップのファンクション(メモリセルやロジックゲート)のサイズのロードマップだ。チャートの中のレッドの「△」がSLC(Single-level Cell) NANDのメモリセルサイズとなっている。2000年代の中盤までは、NANDの△は、他のデバイスより2倍も急勾配のカーブでセルサイズを小さくして来た。ITRSのチャートでは、その経緯が明瞭に示されている。

ファンクションのサイズのロードマップ

 しかし、レッドの△のカーブは、2006年頃から急転。今ではブルーの「●」で示されたDRAMや、ブルーの「□」のCPUと同じ勾配のカーブになっている。プロセスのロードマップを見る限りは、NANDのマジックは終息している。

 2007年以降のITRSのロードマップは、ファンクションサイズを1/10にするのに11年かかっており、3年で1/2のサイズへシュリンクするペースになっている。従来のムーアの法則の2年で1/2ではない。ちなみに、このロードマップスライドは2007年版だが、ITRSの2008年のアップデートでも、ほぼ同じ内容となっている。

 現状のロードマップでは、NANDの製造プロセスは1年〜1年半で、1世代分(70%)はシュリンクしない。そのため、以前のペースでNANDが倍容量化すると、プロセスの微細化が追いつかないためダイサイズが大きくなるという状況になっている。

 この状況は、下のNANDのダイサイズのチャートを見るとよくわかる。図は、ISSCCなどのカンファレンスで発表されたダイサイズなどを、およその量産開始時期で並べたものだ。これを見ると、前世代の70〜6xnmプロセスからハーフ世代分しか微細化しなかった5xnmプロセスの2007年のあたりでは、ダイが従来の枠組みより大きくなっている。その分、容量当たりの製造コストが上がっている。

NANDのダイサイズ推移

●ITRSのロードマップよりスピードアップするNANDベンダー

 従来は、NANDは1年〜1年半でプロセスが1世代分、つまりリニアに70%シュリンクするペースだった。ところが、6xnm世代から5xnm世代への移行では80%台にしか小さくなっていない。70%にシュリンクすれば、同じダイサイズのチップに2倍のトランジスタを載せられるが、8x%では1.5倍程度にしかならない。だから、6xnm世代の2倍の容量のチップのダイサイズは、5xnm世代では大きくなる。

 これが4xnmプロセス世代なら、6xnm世代の70%なので、倍容量を同程度のダイサイズに載せられる。プロセスノード毎に並べ替えた下のチャートだと、それがよくわかる。4xnm世代では、ちゃんとリーズナブルなダイサイズにシュリンクしている。6xnmから4xnmプロセスへの移行に時間がかかったと見ることもできる。

フラッシュの今後のダイサイズ推移

 もっとも、5xnmプロセスでの微細化のもたつきは、その後のNANDメーカーの動きで、それほどは目立たなくなっている。まず、NANDフラッシュの最大手の一角である東芝が4xnm世代を昨年(2008年)の中盤へと半年前倒しをした。さらに、後ろから追い上げるIntelとMicronのIM Flash Technology(IMFT)は、3xnm世代を今年(2009年)前半に立ち上げた。ITRSのロードマップではNANDでの3xnmは2010年の予定だったので、ITRSのペースより速い。Intelは、5月12〜13日に行なった「Investor Meeting 2009」で、NANDビジネスでは、プロセス技術のエキスパートとして、リーディングエッジのプロセスをもたらして、コストリーダーシップを取ることが重要だと説明した。Intelの参入が、さらにプロセスの移行ペースの向上に拍車をかけている。

 ITRSのロードマップでは、2000年代後半からのファンクション/チップの増大のペースは、CPUやDRAMでも、2年で2倍よりさらに遅れて、3年で2倍のペースになっている。チャートの中ではNANDの容量増加もそのペースなっている。しかし、実際には、半導体メーカーの努力で、ITRSのロードマップよりペースが速まることが常だ。NANDもそのパターンとなっている。

 とはいえ、プロセス移行の難度が増しつつあることは、多くの業界関係者が認めている。また、NANDのプロセスノードは、現在、先行メーカーは4xnmから3xnmプロセスにさしかかっている。すでに半導体業界の先端に達してしまっている。そのため、これ以上、ペースを早めることはできないだろう。これ以降は、プロセス技術自体は、半導体業界全体の流れに従うしかないと見られる。

●3bitsまたは4bits/メモリセルの超多値化NAND

 そのため、NANDベンダーは、プロセス技術の急進展が見込めない状況の中で、大容量化を部分的に進める手段を進めている。それが超多値化版、つまり「SMLC(Super Multi-Level Cell)」と呼ばれることもあるMLC NANDの台頭だ。SLC(Single-level Cell) NANDは、1メモリセルに1bit 2値の情報を格納する。それに対して、MLC(Multi-Level Cell) NANDは、1メモリセルに2bits 4値を納める。しかし、超多値化MLCは、1メモリセルに3bits 8値を格納する3bits/cellや、4bits 16値を格納する4bits/cellとなる。

 同じサイズのメモリセルに保持できるデータが、1bitから2bits、そして3bits、4bitsへと増えれば、チップのメモリ容量も2倍、3倍、4倍へと増える。実際には、多値化を進めると、書き込みを制御するロジックやECCなどを変更しなければならないため、単純に同じダイサイズで3倍4倍とはならない。現状では、2-bit MLCと同ダイ(半導体本体)でもない。しかし、大まかには3倍4倍に近いラインへと大容量化する。

フラッシュの多値化

 こうした超多値化技術を併用すると、NANDはプロセス微細化の鈍化を、ある程度埋め合わせて、大容量化のペースを速めることができる。下のITRSのチップ当たりのファンクション数のロードマップを見ると、その流れがよくわかる。

 レッドのラインに「△」がSLC NANDで紫の「*」が2-bit MLC NAND。そしてグリーンのラインに「×」が4-bit MLC NANDだ。レッド(SLC)と紫(2-bit MLC)のペースは2006年を境に鈍化するが、グリーン(4-bit MLC)のラインがその上にかぶさる。紫のライン(2-bit MLC)からグリーン(4-bit MLC)のラインへとつなげるなら、まだ、数年はいいペースを保つことができる。

フラッシュの多値化の推移予測
フラッシュの容量推移

●プロセスの微細化でメモリ密度が上昇

 では、実際に製品に落とし込むレベルではどうなるのか。これは、下のチャートを見るとよくわかる。この図は、NANDのメモリ密度、つまり、ダイ面積当たりのメモリビット数とプロセス技術の世代を比較したものだ。このチャートを見ると、それぞれのNANDチップ容量毎に、量産に向いたダイサイズに適したメモリ密度があることがわかる。そして、メモリ密度はプロセス世代毎に上がって行く。そのため、各プロセス世代毎に、リーズナブルなコスト(=ダイサイズ)で量産できる容量帯が決まる。

フラッシュのプロセス技術と密度

 例えば、130〜120nmプロセス世代には、SLC NANDのメモリ密度は8Mbits/平方mm程度までだった。そのため、NANDの量産のスィートスポットのダイサイズである130〜170平方mmに納めることができる容量は1Gbitだった。そして、同じ130〜120nmプロセスでの2-bit MLCのメモリ密度は14Mbits/平方mm程度までだった。密度はSLCの2倍弱であるため、SLCの2倍強のダイに2倍の容量を納めることができた。

 次の90nm世代になると、SLCのメモリ密度は15Mbits/平方mmになった。前プロセス世代の2-bit MLCと同レベルなので、スィートスポットのダイサイズに2Gbitsを納めることが可能になった。一方、2-bit MLCの密度は30Mbits/平方mm前後に上がった。倍の密度なので、スィートスポットのサイズのダイに、2倍の4Gbitsを格納できるようになった。

 同様に6xnm世代ではSLCが30Mbits/平方mm前後で4Gbits、2-bit MLCが60Mbits/平方mm前後で8Gbits。じつにわかりやすい。3世代で、SLCが8Mbits/平方mm→15Mbits/平方mm→30Mbits/平方mmと上がった。2-bit MLCは、14Mbits/平方mm→30Mbits/平方mm→60Mbits/平方mmと上がった。密度が倍々になって行き、容量も倍々になった。

 ところが2007年の5xnm世代では様子が違うことがメモリ密度からもわかる。SLCは倍々の密度なら60Mbits/平方mm程度のはずが、50Mbits/平方mm以下までしか密度が上がらなかった。だからこの世代の8Gbitsチップはダイが大きかった。2-bit MLCは100Mbits/平方mm程度までで、こちらも2倍の120Mbits/平方mm密度には遠く、そのため16Gbitsチップは大きかった。SLCが2倍の60Mbits/平方mm台に上がるのは4xnm世代になってから。MLCも4xnmで140Mbits/平方mm程度前後まで密度が上がり16Gbitsチップが低コストに生産できるようになった。

●1世代先の容量を先取りできる超多値NANDで光ディスク置き換え

 3-bit MLCと4-bit MLCは、このメモリ密度のチャートの中では、それぞれ半世代と1世代先取りの位置にはまる。例えば、東芝/SanDiskの56nmプロセスの場合は、3-bit MLCのダイサイズは下のように小さくなる。56nmの2-bit MLCに対して、ダイサイズは約22%小さくなり、メモリ密度は約28%上がる。56nmは3-bit MLCでは初期の世代なので、これから先のプロセス世代ではばもう少しダイが小さくなると見られる。一般的には3-bit MLCは、2-bit MLCに対して30%ダイが小さくなると言われている。

3-bit MLC

 4-bit MLCになるとさらにメモリ密度があがる。東芝/SanDiskの43nmプロセスの場合、4-bit MLCの32Gbits品のダイは113平方mmでメモリ密度は290Mbits/平方mm、同社の同プロセスの2-bit MLCの16Gbits品はISSCC08での発表ではダイが120.27平方mmでメモリ密度は136Mbits/平方mmだった。2-bit MLCに対して4-bit MLCではメモリ密度が2倍に上がる。言い換えれば、次のプロセス世代の容量を先取りできることになる。下は東芝がISSCC09で43nmの64bits品の4-bit MLCを発表した時のもので、この時のメモリ密度は計算上268Mbits/平方mmだった。

4-bit MLC

 そのため、3xnmプロセスの世代になると、4-bit MLCのメモリ密度は64Gbits品をスィートスポットのダイサイズで製造できるレベルになる。200平方mm台の大型のダイを許容すれば128Gbits品を製造できるようになる計算だ。こうすると、NANDの大容量化カーブを、ある程度維持し続けることができる。もちろん、話はそれほど単純ではなく、3-bit/4-bit MLCの場合は、書き換え可能な回数が大幅に落ちるという信頼性の問題があり、2-bit MLCと全く同じ市場にフィットできるわけではない。しかし、デバイスの大容量化で市場を切り開くという用途では、武器になることは確かだ。

 実際、NANDトップメーカーのSamsungと東芝は、超多値化NANDの市場について、最近のカンファレンスでビジョンを説明している。それは、書き換え回数が劣る超多値化NANDで、光ディスク置き換えのコンテンツ配布メディアの市場を開拓するというものだ。下はSamsungのスライドだが、東芝も2008年12月のメモリシステムシンポジウムで、2010年以降のビジョンとして光ディスクを置き換えるスライドを示している。もちろん、それ以外の市場も視野に入れており、市場を探っているというのが本音だろう。

光ドライブの置き換え

【PC Watchホームページ】


PC Watch編集部 pc-watch-info@impress.co.jp
お問い合わせに対して、個別にご回答はいたしません。

Copyright © 2016 Impress Corporation. All rights reserved.