キーノートスピーチを行なうショーン・マローニ首席副社長

　スタート以来13年目を迎えたIntel Developer Forum(IDF)が、9月22日にスタートした。直前に生みの親であったパット・ゲルシンガー前副社長が社を離れ、それに伴う組織変更が行なわれたばかりのIntelだが、そうした「激動」の様子は少なくとも表面上は感じられない。

　おそらく一番大変だったのは、急遽ゲルシンガー氏の代役を務めることになったショーン・マローニ主席副社長兼IA事業本部長であろうが、まずは無難にピンチヒッターを務めた。IDFのキーノートに要する準備期間がどれくらいなのかは想像するしかないが、シナリオ、プレゼンテーション、演出それぞれの企画と検討およびチェックとリハーサル、キーノート後のQ&Aに関する想定問答の作成、ゲストへの出演依頼など、数カ月がかりの一大事業に違いない(もちろん、通常の日常業務を並行して行ないつつ、であろうが)。直前の組織変更を反映できるハズもなく、マローニ主席副社長のキーノートは、デスクトップ/サーバーとモバイルが分かれた古い組織体系、デジタル・エンタープライズ事業部の枠組みに基づくものだった。

　現在、マローニ本部長は、サーバーからモバイル、さらには組込みやSoCまで、Intelアーキテクチャ全体のビジネスを統括する立場にある。が、キーノートはサーバーとデスクトップPC向けプロセッサにフォーカスしたものであり、ゲルシンガー前副社長が行なうハズだったキーノートの代役を演じたという印象が強い。

22nmプロセスによるSRAM試作チップのウェハを手にするポール・オッテリーニCEO

　今回のIDFにおける大きな特徴は、製造技術が大きくフィーチャーされていたことだ。初日のキーノートで、ポール・オッテリーニCEO、ショーン・マローニ主席副社長に続いて登壇したのは、技術製造統括本部の事業部長を務めるボブ・ベイカー上席副社長であった。これに加えてプレス向けには、技術製造統括本部のシニアフェローであるマーク・ボア氏(以前に同本部の事業部長も務めた経歴を持つ)によるQ&Aセッションも別に開かれている。

　製造技術は自他共に認めるIntelの競争力の源であると同時に、秘密のヴェールに包まれた部分でもある。これまでも製造技術に関するプレス向けのブリーフィングやテクニカルセッションが行なわれたことはあるが、正式な形でキーノートを技術製造統括本部の事業部長が行なったのは今回が初めてか、そうでなくても相当珍しいことだと思う。

22nmプロセスのSRAM試作チップに関するプレス向けQ&Aセッションに登壇したシニアフェローのマーク・ボア氏	技術製造統括本部の責任者としてキーノートスピーチを行なったボブ・ベイカー上席副社長

　なぜ今、製造技術なのか。その大きな目的が、ムーアの法則が現在も有効で、まだ継続可能であることを、より具体的に示すためであることは間違いない。「1つのダイに集積可能なトランジスタ数は18カ月で倍になる」という有名なムーアの法則は、これまで半導体産業の成長と競争力を担保してきた。もちろんIntelは、自らの創業者の1人の名前を冠したこの法則の熱心な信奉者でもある。

　これまでのIDFにおいても、Intelのスピーカーは機会ある毎に、ムーアの法則が健在であり、これからも(少なくとも予期しうる将来において)継続可能であると訴えてきた。しかし、Intelが熱心に唱えれば唱えるほど、ムーアの法則の持続性に疑問を投げかける人もまた増える、というのが現状だ。特にリーク電流による消費電力の増加が問題になった90nmプロセス以降、ムーアの法則の限界が声高に語られるようになっている。ムーアの法則の終焉イコール半導体産業の成熟化であり、これは同時にIntelの成長の終焉だと見る人が多い。その時は意外に近いのではないかという懸念が、Intelの株価を業界でのポジショニングや業績に比べて、パッとしないものにしているのではないかと、Intel自身が考えているとしても不思議ではない。この懸念を払拭するためにも、当の製造技術の責任者によるキーノートスピーチを設定しよう、とうのがいIntelの狙いなのだと思う。

22nm試作SRAMチップの概要	ハイパフォーマンス向けにチューニングされたCPU向けのプロセス技術をベースに、より省電力性を追求したSoC向けの製造プロセスが開発される	22nmプロセスの次、15nmプロセス以降についても様々な技術の研究が行なわれている

　この製造技術に関してIDFの初日に語られた主要な話題は、

1. High-k/メタルゲートを用いた45nmプロセスによるCPUの出荷が2億個を超えた。現時点でHigh-k/メタルゲート技術を実用化できているのはIntelだけである。
2. 次世代の32nmプロセスによるWestmereプロセッサのウェハはすでに製造ラインを流れており、第4四半期に出荷が始まる。
3. 32nmプロセスは第2世代のHigh-k/メタルゲート技術を用いており、NMOSトランジスタで19%、PMOSトランジスタで28%の性能向上を果たした。これは世界で最も高性能なトランジスタである。
4. この32nmプロセスは、現時点において最も集積度の高い製造プロセスである。
5. IntelはCPU向けの32nmプロセスに加え、SOC向けに最適化した32nmプロセスを準備している。
6. Intelは32nmプロセスの次、次次世代の22nmプロセス技術の基礎開発を完了、動作可能なSRAMチップの試作に成功した。ここに使われるトランジスタは、22nmプロセスのCPUに使われるものと同じである。
7. 22nmプロセスのSRAMチップは、現時点で最高密度を記録している32nmプロセスにおける試作SRAMチップの約2倍、29億トランジスタを集積したものであり、0.092平方ミクロンというセルサイズは世界最小のものである。
8. 22nmプロセスは、32nmプロセスと同じ波長193nmの露光装置を用いる。

　つまりIntelは、最先端のプロセス技術において、業界の先頭を走っていると訴えると同時に、すでに次の次まで準備が整っており、当面心配することはない、と言いたいわけだ。22nmプロセス以降についても、カーボンナノチューブやIII-V族化合物トランジスタ(ガリウムヒ素やゲルマニウム等)、光インターコネクトなど基礎技術の研究と開発を続けており、成長の余地をまだ残しているとベイカー上席副社長は述べている。

　もちろん、今回のキーノートだけで、ウォールストリートや一般の見方がガラッと変わることはないだろう。おそらくIntelは今後も繰り返し、製造技術の進歩とそのロードマップについて語るに違いない。