試作したメモリ・セル・アレイのブロックとばらつき。(a)は64Kbitブロックの直接アクセス試験モード。(b)は低抵抗状態(LRS)における抵抗値のばらつき。(c)は試作した256Kbitメモリ・セル・アレイのシリコン・ダイ写真。(d)はシリコン・ダイとシリコン・ウェハにおける抵抗値のばらつき

試作したメモリ・セル・アレイのブロックとばらつき。(a)は64Kbitブロックの直接アクセス試験モード。(b)は低抵抗状態(LRS)における抵抗値のばらつき。(c)は試作した256Kbitメモリ・セル・アレイのシリコン・ダイ写真。(d)はシリコン・ダイとシリコン・ウェハにおける抵抗値のばらつき