【IEDM 2010レポート】 次世代CMOSロジック、NANDフラッシュの開発が進展
(5/8)
前の画像
この写真の記事へ
次の画像
東芝が試作した、3次元構造のNANDフラッシュメモリの断面構造図
前の画像
この写真の記事へ
次の画像
関連記事
【2010年12月8日】【IEDM 2010】スピン注入メモリの開発に本腰を入れ始めた韓国メモリ大手
http://pc.watch.impress.co.jp/docs/news/event/20101208_412647.html
【2010年12月7日】【IEDM 2010】2xnm世代の高密度大容量を実現したNANDフラッシュ技術
http://pc.watch.impress.co.jp/docs/news/event/20101207_412350.html
【2009年6月17日】【VLSI 2009】東芝、SSDの大幅なコスト削減を可能にするNANDフラッシュを試作
http://pc.watch.impress.co.jp/docs/news/event/20090617_294364.html
