【PCI-SIG Developers Conference 2010レポート】 8GT/secのPCIe Gen3策定が進む
(9/14)
前の画像
この写真の記事へ
次の画像
【写真09】ボード中央には試作したPHYが。MAC層は左のFPGA上に実装され、PIPEで接続されているとか。
前の画像
この写真の記事へ
次の画像
関連記事
【2009年3月23日】【短期集中連載】大原雄介の最新インターフェイス動向
PCI Express 3.0編その5
http://pc.watch.impress.co.jp/docs/2009/0323/interface05.htm
【2009年3月16日】【短期集中連載】大原雄介の最新インターフェイス動向
〜PCI Express 3.0編その3
http://pc.watch.impress.co.jp/docs/2009/0316/interface03.htm
【2007年8月10日】PCI-SIG Developer's Conference 2007 レポート2
〜PCI Express Gen3の現状と可能性
http://pc.watch.impress.co.jp/docs/2007/0810/pcisig2.htm
【2007年8月10日】PCI-SIG、PCIe 3.0のビットレートを8GT/secに決定
http://pc.watch.impress.co.jp/docs/2007/0810/pcisig.htm