14nm世代のFinFETロジックと互換のプロセスで試作した評価用シリコンダイ。128MbitのMRAMマクロ(シリコン面積は公表していない)、16MbitのMRAMマクロ、テスト用ロジック、PLL、OTPメモリなどを混載した。SamsungがVLSIシンポジウムで発表した論文から(番号C2-2)
