シリコンダイのレイアウトを既存の3D NANDフラッシュと比較。左が96層の3D NAND技術とTLC(3bit/セル)方式を組み合わせた512Gbitのフラッシュメモリ(TLCメモリ)。256Gbitと大きなサブアレイ(プレーン)を2枚レイアウトしている。このため、シリコンダイに占める周辺回路の割合が小さい。右が96層の3D NAND技術で開発した128GbitのXL-FLASHメモリ。16Gbitと小さなサブアレイ(プレーン)を16枚と数多く配置した。シリコンダイに占める周辺回路の割合がかなり大きい。キオクシアとWDがISSCC 2020で共同発表したスライド(講演番号13.5)から