加工寸法の微細化(左側)と、3次元クロスポイント構造の積層数増加(右側)を組み合わせた記憶容量の拡大ロードマップ。加工寸法を7nmに微細化するとともに、3次元クロスポイント構造の積層数を8層に増やすと、原理的にはシリコンダイ当たりで512Gbitの超大容量メモリを実現できる 出典:「FMS 2018」でのNanteroの講演スライドから
